Регистр IРН кристаллов 8XC51GB

MSB LSB

Рис. 2.9. Формат регистра прерываний IPH

Флаги, инициирующие данные прерывания, выставляются в состоянии S5P2 каждый машинный цикл. Исключение составляет 3-й таймер/счётчик Т/С2, флаг прерывания которого устанавливается в состоянии S2P2.

Имеется 4 уровня приоритета. С этой целью в составе микросхем 8ХС5Х присутствует дополнительный регистр приоритетов прерываний IРН (рис. 2.9), не предусмотренный базовой архитектурой MCS-51. Его наличие увеличивает число возможных уровней прерываний до 4-х. Этот регистр содержит старшие биты двухбитных полей приоритета прерываний, в то время, как стандартный регистр IP в тех же позициях содержит младшие. Подобная схема используется с целью сохранения совместимости с более старшими кристаллами семейства. Аналогичные правила распространяются и на прерывания, использующие дополнительные регистры приоритетов IРА и IРНА (рис.2.10, рис.2.11).

Регистр IPА кристалла 8XC51GB

MSB LSB

Рис. 2.10. Регистр приоритетов прерываний IPA

Регистр IРНА кристаллов 8XC51GB

MSB LSB

Рис. 2.11. Регистр приоритетов прерываний IPB

Внешние прерывания

Внешние прерывания INT0 и INT1 микроконтроллера 87C51GB полностью соответствуют аналогичным прерываниям всех микроконтроллеров семейства MCS-51 и могут в зависимости от состояния битов IТ0 и IТ1 регистра TCON фиксироваться как по уровню, так и по отрицательному фронту.

Внешние выводы INT2 и INT3 могут реагировать как на положительный, так и на отрицательный фронты сигнала. Микросхема имеет регистр EXICON (рис. 2.12), содержащий биты IТ2 и IТЗ, определяющие активный фронт сигнала на выводах P5.2/INT2 и P5.3/INT3. При установке бита IТn в "0" прерывание инициируется по отрицательному фронту, а при ITn = 1 - по положительному. Внешние события INT4-INT6 фиксируются только по положительному фронту на выводах P5.4/INT4-P5.6/INT6.

Однако все внешние прерывания генерируются соответствующими аппаратно-устанавливаемыми флагами; для событий INT0/INT1 - это биты IЕ0 и IЕ1 регистра TCON. Регистр EXICON содержит 4 флага IЕ2-IЕ6, инициирующих выполнение прерывания по событиям INT2-INT4. Все эти флаги очищаются также аппаратно по переходу на подпрограмму обработки прерывания. Как уже отмечалось, уровневое прерывание по входам INT0/INT1 не очищает флаги IЕ0/IЕ1.

Выводы внешних прерываний опрашиваются один раз за каждый машинный цикл. По этой причине сигнал, подаваемый на фронтовой вход INTn должен находиться в высоком и низком уровне, как минимум, в течении 1 цикла (12 периодов тактового генератора).

Запрещение или разрешение внешних прерываний производится посредством соответствующих битов регистров IЕ и IЕА (рис 2.12, рис. 2.13).

Регистр EXICON

MSB LSB

Рис. 2.12. Формат регистра EXICON

Узел АЦП

АЦП микроконтроллеров 8XC51GB (рис. 2.13) имеет 8 аналоговых входов (выводы АСН0-АСН7), вход внешнего запуска TRIGIN, выводы питания и земли аналоговой части (AVref и AVss), развязанные с цифровой частью, а также вывод опорного напряжения сравнения COMPREF.

Внутренние цепи АЦП содержат 8-канальный мультиплексор, 256-элементную резисторную линейку, компаратор, устройство выборки/хранения, регистр последовательного приближения, 8 регистров результата, регистр результата сравнения.

Рис. 2.13. Функциональная схема АЦП

Регистры результатов преобразований АЦП

АЦП имеет 10 регистров, адресуемых в пространстве SFR. Регистры AD0-AD7 содержат результаты преобразований по каждому из 8-ми каналов. Причём значение каждого регистра обновляется по завершению преобразования, начиная с регистра AD0. Физические адреса регистров AD0-AD7: 84h, 94h, 0A4h, 0В4п, 0C4h, 0D4h, 0E4h, 0F4h.

Регистр результатов сравнения АЦП - АСМР

Данный регистр (физический адрес - 0C7h) содержит 8 флагов (рис. 2.14), отражающих результат сравнения значения аналоговых входов АСН0-АСН7 со входом COMPREF. Если входное напряжение аналогового входа больше нежели COMPREF, то соответствующий флаг регистра АСМР устанавливается в "1". В случае, когда напряжение аналогового входа меньше, чем COMPREF, устанавливается логический "0".