Программируемый периферийный адаптер ВВ55/ВВ55Л

Лекция 9

Средства параллельного ввода-вывода

Многорежимный буферный регистр К589ИР12

 

Параллельный ВВ — один из наиболее простых и широко распространенных способов обмена информацией с ПУ, при котором практически не требуется никакого промежуточного преобразования данных. Поэтому параллельный обмен информацией производится непосредственно портами ВВ.

Для построения портов могут быть использованы различные БИС буферных регистров и шинных формирователей. При этом принципиальные схемы практически копируют вышеприведенные схемы соответствующих портов. Из числа специально разработанных для этой цели периферийных БИС следует отметить многорежимный буферный регистр (МБР) типа К589ИР12 (ИР12).

Логическая схема МБР (рис.11.1) явилась результатом анализа и обобщения схем простейших портов ВВ. В ее состав кроме 8-разрядного регистра-защелки с трехстабильным буфером на выходе входит логика флажка состояния и средства начального сброса. Благодаря этому БИС К589ИР12 является удобным средством построения портов условного обмена. Схема выполнена по ТТЛШ - технологии и имеет 24-выводной корпус типа 239.24. Ток потребления I_сс=130мА.

 

 

Рис. 11.1.Многорежимный буферный регистр ИР12: а - структурная схема; б – условное графическое обозначение

 

 

Регистр-защелка принимает данные по входам D17 — D10 (Data Input), если на его синхровход подано напряжение высокого уровня WR=DS*MDvSTB*MD.

При возврате к напряжению низкого - уровня происходит фиксация данных. Выходной буфер разрешает передачу состояния регистра без инверсии при EN = MDvDS .

В противном случае выходные линии D07 — D00 (Data Output) имеют высокое выходное сопротивление. Нагрузочная способность выходной шины следующая: 1,= 100мА, С1 = 300 пФ. Задержка от входа DI до выхода DO составляет 30нс.

Управляющий вход MD (Mode) определяет режим работы МБР. При MD=1 (режим выходного порта) работа выходных буферов разрешена, a WR = DS. Схема реализует выходной порт МС. При MD = 0 (режим входного порта) состояние выходного буфера определяется сигналом DS (Device Select), a WR = STB.

Схема реализует входной порт МС. При этом входы DS1, DS2 используются для выбора устройства со стороны ЦП, а вход STB—для фиксации данных в режиме входного порта и подтверждения считывания в режиме выходного порта со стороны ПУ.

В состав микросхемы включен триггер запроса обслуживания SR (Service Request), отражающий состояние МБР. Триггер устанавливается в 1 по срезу сигнала STB. а в исходное состояние при высоком уровне внутреннего сигнала DS (рис. 11.2). Дополнительный элемент ИЛИ на выходе триггера обеспечивает переключение выхода INT только по срезам сигналов STB и DS, т.е. после завершения операций записи или считывания данных, что соответствует логике установки флажка готовности. Выход запроса 1NT выполнен по схеме с открытым коллектором. Внутренний регистр и триггер запроса могут быть установлены в исходное состояние при подаче напряжения низкого уровня на вход CLR (Clear).

 

 

Рис. 11.2. Временные диаграммы работы многорежимного буферного регистра ИР12

 

Программируемый периферийный адаптер ВВ55/ВВ55Л

 

Использование БИС с организацией ИР 12 позволяет реализовывать различные параллельные интерфейсы ВВ. Проектирование интерфейса осуществляется аппаратными средствами за счет предварительной коммутации управляющих входов БИС. Оперативное изменение такого интерфейса практически невозможно, а его функции ограничены. Это обстоятельство сужает область применения МБР, она ограничивается реализацией простейших параллельных интерфейсов с постоянной по времени логикой обмена.

В усложненном интерфейсе, когда логика обмена заранее не известна или характеристики процедур обмена во время работы МС должны меняться, используются программируемые периферийные адаптеры (ППА). В их состав входят программно-доступные регистры управляющих слов CW, которые и определяют режим работы адаптера. Программный доступ к управляющему регистру со стороны ЦП дает возможность оперативно управлять работой ППА и изменять характеристики интерфейса.

К числу ППА следует отнести следующие БИС:

КР580ВВ55, 8255 Программируемый периферийный адаптер фирмы Intel

(базовый вариант)

КР580ВВ55А, 8255А Программируемый периферийный адаптер фирмы Intel

(улучшенный вариант)

МС6820 Программируемый периферийный адаптер фирмы Motorola

(базовый вариант)

МС6821 Программируемый периферийный адаптер фирмы Motorola

(улучшенный вариант)

 

Программируемый периферийный адаптер КР580ВВ55 (ВВ55)—это однокристальное программируемое устройство параллельного ВВ информации произвольного формата. В состав осуществляемых им процедур входит параллельный обмен данными с квитированием или без него как в режиме программного управления, так и по прерываниям. При этом обеспечивается организация не только однонаправленного, но и двунаправленного ВВ. Определение и переопределение типа интерфейса выполняется программными методами с помощью специальных процедур инициализации.

В состав ППА (рис. 11.3) входят три двунаправленных 8-разрядных порта, разбитых на две группы, два устройства управления группами портов и интерфейсная логика для согласования с системной магистралью. Организации портов, содержащих буферные регистры и шинные формирователи с тремя состояниями (рис. 11.4), значительно отличаются друг от друга. Схема управления содержит регистр управляющего слова CW, который доступен только для записи, чтение CW не допускается.

Обмен информацией между МП и внутренними регистрами ППА осуществляется через двунаправленный шинный формирователь и управляется сигналами CS, АО, Al, RD и WR в соответствии с требованиями к шине Microbus. Адресные сигналы выбирают один из внутренних регистров, а стробы RD и WR управляют направлением передачи согласно табл.11.1. Сигнал CS необходим для выбора кристалла.

Вход RESET служит для аппаратного сброса БИС в исходное состояние. Все внутренние регистры ППА, включая регистр управляющего слова CW, устанавливаются в 0. Сброс CW соответствует переводу всех портов в режим прямого ввода без квитирования.

Рис. 11.3. Программируемый периферийный адаптер ВВ55: а - структурная схема; б – условное графическое обозначение

 

Рис. 11.4. Организация портов А (а) и В (б) программируемого периферийного адаптера

 

Таблица 11.1

 

Дальнейшая настройка ППА выполняется программно с помощью специального управляющего слова MS (Mode Selection), которое назначает режим работы каждому каналу. Эти режимы могут быть изменены в любое время. Для хранения MS используется регистр CW.

Регистр управляющего слова 7-разрядный. Запись в него осуществляется только при передаче в ППА управляющего слова с D7 = 1 (признак слова MS), которое определяет режим работы каждого канала ВВ в соответствии с форматом, приведенным на рис. 11.5.а. Каждое из управляющих устройств группы А или В принимает свою часть слова выбора режима. При записи нового управляющего слова все буферные регистры портов устанавливаются в 0.

Адаптер поддерживает три режима работы портов:

режим 0 — однонаправленный ВВ без квитирования

(применим к любому из трех портов);

режим 1 — однонаправленный ВВ с квитированием

(применим к портам А и В);

режим 2—двунаправленный ВВ (допускается только для порта А).

При работе портов А и В в режимах 1 и 2 часть линий порта С из соответствующей группы используется для управления обменом с внешними ПУ. Функциональные отличия портов предопределены их структурной организацией.

 

Рис. 9.5. Форматы управляющих слов MS (а) и BSR (б) программируемого периферийного адаптера

 

При D7 = 0 управляющее слово применяется для независимой установки (сброса) разрядов выходного порта С и носит название BSR (Bit Set/Reset). Выборочная манипуляция содержимым выходного буферного регистра порта С важна при его использовании в качестве шины управления ПУ. Формат слова BSR представлен на рис. 11.5, б.

В режиме 0 осуществляется прямой однонаправленный ВВ через любой из трех портов без каких-либо сигналов сопровождения. Данные вводятся или выводятся через выбранный канал в соответствии с временными диаграммами на рис. 11.6. В данном режиме интерфейс можно представить как набор параллельных линий ВВ, организованных в две байтовые и две 4-разрядные шины, причем каждая может быть применена либо для ввода, либо для вывода независимо от других (рис. 11.7.) Входная информация адаптером не запоминается и читается при низком уровне напряжения сигнала на входе RD. Выходная информация защелкивается в выходной буферный регистр выбранного порта по срезу системного сигнала WR и остается на выходе порта до нового цикла вывода или изменения режима.

Режим 1 обеспечивает организацию однонаправленного ВВ с квитированием через порты А и В Входные и выходные данные фиксируются во внутренних регистрах ППА. Управление вводом (рис. 11.8,а) осуществляется сигналами:

STB (Strobe) - Строб записи данных во входной регистр - защелку.

Загрузка данных осуществляется по фронту STB.

IBF (Input Buffer Full) - Подтверждение загрузки данных. Сигнал устанавливается по срезу STB и сбрасывается по фронту RD.

INT (Interrupt) - Запрос на прерывание. Сигнал устанавливается по фронту STB и сбрасывается по срезу RD. Используется для организации ввода по прерываниям.

Рис. 11.6. Временные диаграммы режима 0: а- ввод в режим 0; б- вывод в режим 0 (вариантВВ55); в- вывод в режим 0 {вариант ВВ55А)

 

Другой набор сигналов управления применяется при выводе данных (рис. 9.8, б):

OBF (Output Buffer Full) - Строб вывода новых данных. Низкий уровень сигнала OBF информирует о выводе новых данных. Сигнал OBF устанавливается по фронту WR и сбрасывается по срезу АСК.

АСК (Acknowledge) - Подтверждение приема выходных данных со стороны внешнего устройства. Низкий уровень напряжения сигнала сообщает ППА, что данные приняты.

INT (Interrupt) - Запрос на прерывание. Сигнал устанавливается по фронту АСК и сбрасывается по срезу WR. Используется для организации вывода по прерываниям.

Рис. 11.7. Организация однонаправленного ВВ без квитирования: а — группа А; б—группа В

 

Рис. 11.8. Временные диаграммы режима 1: а — ввод; б – вывод

 

Для генерации вышесказанных сигналов управления применяются отдельные линии порта С в соответствии с рис. 11.9. Свободная от управления часть порта С может выполнять свою стандартную функцию ВВ в режиме 0.

Для управления обменом в режиме 1 со стороны ЦП предусмотрен программный доступ к линиям INT. IBF и OBF. Доступ организован через операцию чтения порта С. На рис. 11.10 показано, как при этом интерпретируются отдельные разряды введенных данных, называемые словом состояния SW адаптера. В состав SW входят также флажки разрешения прерывания INTE, управление состоянием которых может быть выполнено с помощью команды BSR с соответствующим параметром. Генерация запроса на прерывание INT и установка связанного с нимодноименного флажка готовности в SW возможна только при установленном флажке INTE. Функция маскирования прерывания позволяет запретить или разрешить работу устройства ВВ, не затрагивая какие-либо другие устройства в структуре прерываний.

Особенности порта А (см. рис. 11.9) дают возможность организовать двунаправленный ВВ, называемый также режимом 2. В данном режиме линии РА7 – РА0 выполняют роль двунаправленной трехстабильной шины, управляемой сигналами STB IBF OBF АСК и INT согласно временным диаграммам на рис. 9.10. Сигналы IBF и OBF информирует внешнее устройство о готовности принять или передать данные соответственно.

Правила их формирования тождественны правилам режима 1. В соответствии с состоянием IBF и OBF внешнее ПУ либо генерирует очередные данные, сопровождая их стробом STB, либо формирует сигнал подтверждения приема АСК, готовясь к приему данных. Низкий уровень напряжения сигнала АСК открывает выходные буферы порта А, разрешая выдачу данных на шину. В остальных случаях шина РА имеет высокое выходное сопротивление.

Сигнал INT используется для организации ВВ по прерываниям. Логика его формирования приведена на рис. 11.11. При получении очередного запроса на прерывание ЦП читает слово состояния SW и по флажкам IBF, OBF уточняет статус порта А, выполняя ввод или вывод очередных данных. В SW предусмотрены два независимых флажка разрешения прерывания для ввода и вывода, что дает возможность переводить порт либо в режим ввода, либо в режим вывода выборочно.

 

 

Рис. 11.9. Организация однонаправленного ВВ с квитированием: а — ввод; б – вывод

 

Рис. 11.10. Временные диаграммы режима 2

 

 

Рис. 11.11. Организация двунаправленного ввода – вывода

 

 

Рис. 11.12. Формат слова состояния SW программируемого периферийного адаптера

 

Порты А, В и С для работы в том или ином режиме программируются независимо друг от друга. Так, если порт В запрограммирован для ввода данных в режиме 1, то порт А может выполнять любую другую операцию обмена из числа возможных. Свободная от управления часть порта С также программируется либо для ввода, либо для вывода в режим 0, причем младшая половина порта независимо от старшей. Часть порта С занятая под управление обменом, реализует функцию слова состояния в соответствии с форматом, представленным на рис. 11.12.

Адаптеры типа ВВ55 относятся к приборам первого поколения и являются эффективным средством построения систем ВВ. Их улучшенный вариант ВВ55А осуществляет работу с расширенными стробами записи, генерируемыми системным контроллером ВК38 и МП ВМ85А.