Разработка микропрограммы выполнения заданной арифметической операции и структурно-операционной схемы операционного автомата

Реферат

Курсовая работа содержит Чертежи на 3-х ватманах и пояснительную записку:

1-ый лист включает содержательную и отмеченную закодированную ГСА, функционально-логическую схему операционного автомата.

2-ой лист включает функционально-логическую схему управляющего автомата на жесткой логике.

3-ий лист включает закодированную и размеченную ГСА, функционально-логическую схему управляющего автомата на программируемой логике.

В данной пояснительной записке приведены расчеты и теоретические изыскания, необходимые для выполнения задачи поставленной в пункте 1.

Разработка структурной схемы операционного устройства

Поскольку в любой системе цифровой обработки информации можно выделить операционный и управляющий блоки, то проектируемый автомат можно представить в следующем виде совокупности управляющего и операционного автоматов:

 

 

Функциональная и структурная организация операционного устройства базируется на принципах микропрограммного управления. Управляющий автомат в операционном устройстве формирует набор управляющих сигналов Y под воздействием осведомительных сигналов X, поступающих в автомат и реализующих микропрограмму работы дискретного устройства. При этом функция операционного автомата состоит в непосредственном выполнении заданного набора операций над словами множества D с целью вычисления множества выходных слов R.

Порядок выполнения операций в дискретном устройстве будет определяться микропрограммой, представляющей совокупность микроопераций и логических условий.

Рассмотрим синтез управляющего и операционного автоматов в связи с техническим заданием (см. п.1 пояснительной записки) подробнее в следующих пунктах пояснительной записки.

Разработка микропрограммы выполнения заданной арифметической операции и структурно-операционной схемы операционного автомата

Функция операционного автомата сводится к вводу, выводу и хранению слов информации, выполнению микроопераций и вычислению логических условий.

В состав операционного автомата входит (см. рис.4.1):

1) память S, предназначенная для фиксации входных и выходных значений, а также промежуточных результатов

2) функции преобразователи j, предназначенные для вычисления содержимого памяти автомата.

3) функциональные преобразователи Ф предназначенные для вычисления логических условий.

 

 

Поскольку разработка операционного автомата сильно зависит от критериев (требований к быстродействию и стоимости) обратимся к техническому заданию.

Критерием для разработки нашего автомата является максимальное быстродействие (см. п.1. пояснительной записки) поэтому при выполнении операции затраты оборудования в комбинационной части автомата нужно минимизировать.

Построим структуру операционного автомата производительность которого не ниже производительности автомата с канонической структурой, а затраты оборудования минимальны.

Операционный автомат, структура которого обеспечивает одновременное выполнение всех функций несовместимых микроопераций при использовании возможного минимального количества комбинационных схем выделяется в класс I-автоматов.

Синтез таких автоматов сводится к преобразованию совокупности микроопераций в множество обобщенных операторов, которые используются для построения структурной схемы I-автоматов.

Этапы синтеза:

1) Множество операций Y (y_1, y_{2, …,} y_m) разбивается на подмножеств F Y₁, Y₂, …, Y_M.

2) На подмножестве Y_i выделяют несколько классов эквивалентных микроопераций.

3) Для каждого класса K_ij содержащего не менее 2-х эквивалентных микроопераций строятся обобщенные операторы.

4) На основе содержательного графа с использованием обобщенных операторов строится структура I-автомата.

Нам необходимо реализовать операцию умножения. Воспользуемся третьим алгоритмом умножения, выбранным с учетом критерия (См п.1), так как он менее затратен, чем другие, в связи с тем, что сдвиг и передача информации не совмещены во времени.

Алгоритм умножения старшими разрядами множителя со сдвигом множимого вправо. Знак результата определяется сложением по модулю два знаков множителей

1. Происходит подготовка регистров.

2. Находится значение порядка результата.

3. Происходит сдвиг множимого вправо на 1 разряд.

4. Анализируется старший разряд множителя. Если он равен 1, то происходит сложение частичных сумм и множимого, если он равен 0, то переходим к пункту 5.

5. Происходит сдвиг множителя влево на 1 разряд.

6. Затем переходим к пункту 3. И так до тех пор пока не закончим умножение (число повторов определяется числом разрядов мантиссы множителя)

Для более точного описания алгоритма необходимо составить программу на ф-языке и представить ее в виде содержательной граф-схемы алгоритма.

Предварительно же необходимо рассчитать разрядную сетку. Расчет будем производить исходя из погрешности и диапазона представления чисел. (см. п.1 пояснительной записки.)

Расчет разрядной сетки:

Из диапазона представления чисел найдем число бит необходимых под порядок, а из погрешности число бит необходимых для мантиссы.

 

 

Так как по шине данные передаются по 1 байту поэтому доведем разрядную сетку до кратной 8.

 

 

 

 

 

 

РА – множимое

РВ – множитель

 

РС – произведение

СЧ – счетчик

ТП – триггер переполнения

 

Теперь закодируем нашу ГСА (См. лист 1 чертежа):

Обозначим все операции через y_i;

Обозначим все условия через x_i;

 

Теперь составим таблицу микроопераций и управляющих сигналов им соответствующих.

 

Y	Микрооперации	x	Управляющие сигналы
y1	РА (32:55) = 0	x1	РА (0)
y2	РС (0:55) = 0	x2	РВ (0)
y3	СЧ = 2410	x3	РС (0:1) = 10
y4	РА (0:6) = 11. РА (2:6) + 1	x4	РВ (8)
y5	РС = РА (0:6) + 11. РВ (2:6) + 1	x5	СЧ = 0
y6	РС (0:6) = РА (0:6) + РВ (0:6)	x6	РС (8)
y7	РА (8:55) = R1(0. РА (8:55))	x7	РС (0)
y8	РС (8:55) = РС (8:55) + РА (8:55)	x8	РС (1)
y9	РВ (8:31) = L1 (РВ (8:31). РВ(8))
y10	СЧ := СЧ – 1
y11	РС (7) = РА (7) ⊕ РВ (7)
y12	РС (8:55) = L1 (РС (8:55). 0)
y13	РС (0:6) = РС (0:6) + 1111111
y14	ТП = 1
Y15	РС(0:6) = 11. РС(2:6) + 1

 

 

Синтез I-автомата

1) По таблице микроопераций (м/о) выделяем множества внутренних слов, которым соответствуют м/о:

 

 

2) На подмножестве Y_i выделяем классы эквивалентных м/о k_ij:

Y	К	классы	операция
YРА	КРА(1)	y1	Обнуление
КРА(2)	y4	Сложение
КРА(3)	y7	Сдвиг вправо
YРВ	КРВ	y9	Сдвиг влево
YРС	КРС(1)	y2	Обнуление
КРС(2)	y5, y6, y8,y13, y15	Сложение
КРС(3)	y11	Сложение по модулю 2
КРС(4)	y12	Сдвиг влево
YСЧ	КСЧ(1)	y3	Присваивание
КСЧ(1)	y10	Вычитание
YТП	КТП	y14	Присваивание

 

3) Для k_ij, содержащего не менее двух эквивалентных м/о, строится обобщённый оператор.

4) На основе содержательной ГСА с использованием обобщённых операторов строится структура I-автомата.

 

Зная классы эквивалентных микроопераций, можно построить для каждого класса обобщенный оператор, а затем легко синтезировать схему.

В схеме мы будем использовать следующие структурные элементы:

Шина:

Шина это совокупность цепей для передачи информации.

Различают информационную шину и управляющую шину.

 

Информационная шина:

Управляющая шина:

 

 

В управляющей шине сигнал S_a не пройдет, если y_i.

Регистр:

Регистр – совокупность триггеров.

Обозначается:

 

 

Значения можно присваивать, как отдельным группам разрядов, так и всему регистру в целом. Считывать можно и из всего регистра сразу, и из отдельных его разрядов.

Обозначается:

 

Регистр S, с n+1 разрядами.

Счетчик:

Совокупность триггеров. Реализует счет.

 

 

Обозначается:

 

 

Преобразователь:

Функция-преобразователь, это функция определяемая разработчиком. Обозначается:

 

Примером может служить преобразователь числа в дополнительный код:

 

 

 

Сумматор:

Служит для выполнения операции сложения двух чисел в двоичном коде.

Обозначается:

Двухвходовой сумматор Трехвходовой сумматор

 

Отдельный вид сумматора – «сумматор по модулю два». Он реализует операцию сложения «по модулю два». Обозначается:

 

Сдвигатель:

Реализует операцию сдвига влево или вправо. Обозначается: R1 – сдвигает в право на 1 бит, L1 – влево на один бит.

 

Комбинационная схема сдвигателя выглядит следующим образом:

 

Дешифратор:

Преобразует n-разрядный двоичный код в унитарный код.

 

 

Компаратор:

Эта схема производит сравнение. Обозначается:

 

 

Например, проверка счетчика на равенство нулю:

 

 

 

Мультиплексор:

Мультиплексор – это схема обеспечивающая подключение 1-ой из входных шин на выход: