Зависимость порогов во время записи/стирания

Аналитическое выражение зависимости пороговых напряжений ячейки от времени программирования получается при решении следующего дифференциального уравнения:

 

DQ_fg/dt = A_tun * J_tun; (10)

 

Подставляя это уравнение в (1),(2),(3’),(5’) и (7) получим:

 

V_tw(t) = V_ti + V_g – (1/K_w) * (B/ln(A * B * t + E₁); (11)

V_te (t) = V_ti – (V_d * K_e)/K_w + 1/K_w * [ B /(ln (A * B * t + E₂)) ]; (12)

Где A = (A_tun * a)/(X_tun * (C_pp + C_gox + C_tun)); (13)

B = b * X_tun; (14)

E₁ = exp[ B/(K_w * (V_g + V_ti - V_t(0))) ]; (15)

E₂ = exp[ B/(V_d * K_e + K_w * V_t(0) + K_w * V_ti) ]; (16)

 

V_t(0) это пороговое напряжение ячейки при t = 0, которое не может быть спутано с V_ti – пороговое напряжение нейтральной ячейки. A_tun это область тонкого окисла. Надо отметить, что в уравнении (11) пороговое напряжение остается практически неизменным при t = 0, если V_g прикладывается на время меньшее, чем “характеристическая временная константа” t, которая определяется следующим выражением:

 

t = (1/AB) * exp[ B/(K_w * (V_g + V_ti – V_t(0)) ]; (17)

 

При больших значениях времени t пороговое напряжение асимптотически приближается к кривой описанной следующим уравнением:

 

V_tw(t) = V_ti + V_g – [ B/(K_w * ln(A * B * t)) ]; (18)

 

Аналогичное выражение для операции стирания выводится из уравнения (12). Это приближение полезно использовать при проектировании ячеек памяти, а также оно может быть применено для оценки времени программирования, порога окна, операционного времени для любого набора параметров ячейки(A, B, V_ti, K_w, K_e).

 

Полная модель ячейки

Расчет плавающего затвора и потенциалов канала

Эквивалентная схема ячейки памяти ЭСППЗУ с учетом паразитных емкостей и емкостей обедненного слоя представлена на рис.8. Эффект утечки дырок в подложку исключен и предположим, что ячейка у нас спроектирована. C_gs и C_gd это емкости перекрытия подзатворного диэлектрика, C_fld это емкость области окисла между плавающим затвором и подложкой. Падение напряжения на емкости обедненного слоя равно f_s и f_sn для канала и n⁺ области соответственно. Накопившийся на плавающем затворе заряд Q_fg это сумма зарядов всех емкостей:

 

Q_fg = C_pp(V_fg – V_g) + C_gd(V_fg – V_d) + C_fld(V_fg – V_sub)

+ C_tun(V_fg – (V_D - ½f_sn½))+ C_gs(V_fg-V_s)

+ C_gox(V_sub +½f_s½)); (19)

 

Во время записи в области n⁺ накапливается заряд и f_sn принимается равным нулю. Канал формируется так, что поверхность канала и свободный исток составляют напряжение на стоке V_d = 0. Таким образом, V_fg может быть вычислено из соотношения (19).

Во время стирания f_sn принимается постоянной. Состояние поверхности канала определяет следующий способ нахождения Q_fg: во-первых, истощение принято и последний часть в уравнении (17) может быть заменена следующим выражением:

 

Q_dep = A_ch * (2q * e_si * e₀ * N_b * f_s)^-2 (20)

 

Для предполагаемого условия V_fg связано с f_s следующим соотношением:

 

V_fg = V_fb + f_s + A_ch/C_gox * (2q * e_si * e₀ * f_s)^-2 (21)

 

Это выражение включенное в выражение (17) и равнодействующее квадратичное уравнение решено для (f_s)^-2. Если уравнение не имеет положительных решений, то поверхность канала накоплена и f_s берется равным 0. Напряжение на истоке эквивалентно f_s. Уравнение (17) решено для V_fg с учетом f_s.

 

Рисунок 8

ЭКСПЕРИМЕНТАЛЬНАЯ ЧАСТЬ

З апоминающая ячейка

 

В настоящее время на НПО “Интеграл” используются две разновидности конструкции запоминающей ячейки для ЭСППЗУ: обычная и её масштабированная (уменьшенная) топологическая модификация. Конструктивно ячейки состоят из адресного транзистора (транзистора выборки) и транзистора с «плавающим» затвором, на котором хранится информация.

Для сравнения нами был проведен анализ аналогов ЭСППЗУ, производимых некоторыми зарубежными фирмами: Siemens и Philips.

На всех проанализированных образцах ЭСППЗУ, произведенных фирмой Philips (PCF 8582, PCF 8594, PCF 85116), используются различные топологические рисунки запоминающего элемента. Аналогична ситуация и у фирмы Siemens (SDA 2586, SDE 2526).

На рисунке 9 приведена электрическая схема запоминающей ячейки ЭСППЗУ одного из иностранных аналогов, а на рисунке 10 – ее топологический чертеж.

Основные отличия в электрических схемах запоминающих ячеек ЭСППЗУ отечественной разработки и ее иностранного аналога состоит в том, что они имеют различную организацию.

Топологическая площадь запоминающего элемента аналога 5,0 мкм ´ 11,25 мкм » 56,25 мкм², а площадь ячейки, разработанной на НПО “Интеграл” равна 11,0 мкм х 18,5 мкм = 203,5 мкм². Это связано с разными нормами топологического проектирования элементной базы (0,6 мкм у аналога и 1,0 мкм на НПО “Интеграл”).

Необходимо отметить, что корректное сравнение различных запоминающих ячеек затруднительно. Выбор конкретного варианта реализации топологии зависит от множества факторов: норм проектирования элементной базы и технологического процесса их изготовления, схем электрических блоков обрамления матрицы запоминающего устройства (дешифраторы, разрядная схема, усилители считывания, схемы управления напряжением программирования), статических, динамических, надежностных характеристик всего устройства, режимов программирования и многого другого.

Более детальный анализ и формирование требований к параметрам ячейки могут быть осуществлены после моделирования микросхемы.

				Подключение к шине «земля» при чтении информации

 

 

Рисунок 9.Схема электрическая запоминающей ячейки

 

Т2

Т1

11.25 мкм

5.0 мкм

Рисунок 10. Топология запоминающей ячейки