Построение простейшей микропроцессорной системы

Шинный формирователь (ШФ) – устройство, которое увеличивает нагрузочную способность шины, и при необходимости делает ее двунаправленной.

/ – обозначение шины (параллельный интерфейс)

Обозначения на схеме: СА – селектор адреса (запоминающего устройства, внешнего устройства); CS – chip select; ПЗУ – с него происходит загрузка микропроцессора, там хранятся все программы; ОЗУ – хранит данные, вся работа МП идет через ОЗУ; ППА – программируемый параллельный адаптер; ПСА – программируемый последовательный адаптер; КП – контроллер прерываний; КПД – контроллер прямого доступа (к памяти). Данные идут не через процессор, а напрямую, при этом происходит отключение процессора от шины, и внешние устройства идут напрямую в ОЗУ; ПИТ – программируемый интервальный таймер; квантовый резонатор – для генерации тактовой частоты.

 Это архитектура Неймана. По адресной шине А в систему передаются адреса модулей, к которым обращается микропроцессор. В эту шину включен шинный формирователь ШФ, который обеспечивает работу на нагрузку, образуемую внешними цепями и, если необходимо, двунаправленную передачу данных. Нагрузочная способность – «количество подключаемых устройств». Адреса используются блоками ПЗУ и ОЗУ, а также адаптерами и контроллерами, посредством которых процессор общается с внешними устройствами. При адресации памяти старшие и младшие разряды адресов используются по-разному, старшие поступают на селектор адреса СА ЗУ, в соответствии со старшим разрядом селектор разрешает работу тех или иных блоков с помощью сигналов выбора кристаллов CS. Младшие разряды адресов используются для адресации слов внутри выбранного блока. Старшие выбирают микросхему, младшие внутри нее. Оперативная память получает от процессора сигнал чтение/запись. ПЗУ в этом сигнале не нуждается, потому что в рабочем режиме она работает только для чтения. Селектор адресов внешних устройств СА ЗУ декодирует адреса, присвоенные адаптером и контроллером, и вырабатывает соответствующие сигналы CS. С внешними устройствами, работающими с параллельными кодами, процессор общается с помощью программируемого параллельного адаптера ППА. С внешними устройствами, работающими с последовательными кодами, процессор общается с помощью программируемого связного адаптера ПСА (основная задача – преобразовывать параллельный код в последовательный и наоборот). Последовательные выходные сигналы поступают в линию TxD, а последовательные входные RxD. Программирование адаптера позволяет настраивать его на разные протоколы и режимы обмена. Контроллер прерываний обеспечивает обмен с внешними устройствами в режиме прерывания (временной остановки выполняемой программы, для обслуживания запроса от внешнего устройства). Контроллер принимает запрос прерывания IRQ от внешнего устройства и обрабатывает его с учетом приоритетов (при одновременной подачи данных) и маскирования (запрет некоторых прерываний). Определив подлежащий обслуживанию запрос, контроллер запрашивает прерывание у процессора, выставляя для него сигнал INT. Если процессор признает запрос, он производит необходимую подготовку для перехода от основной программы к подпрограмме обслуживания прерываний, после чего отвечает сигналом подтверждения прерывания INT A. Сигнал INT A служит стробом чтения, сформированного контроллером, начального адреса подпрограммы обслуживания прерываний. Вектор поступает в процессор, затем выполняется подпрограмма обслуживания прерывания, после чего возобновляется выполнение основной программы.

КПД – контроллер прямого доступа (DMA) обслуживает процесс прямого обмена данными между внешними устройствами и памятью. Обычная передача данных между внешними устройствами и памятью выполняется так: сначала слово читается процессором из устройства источника данных, а потом записывается процессором в ОЗУ, на что требуется 2 машинных цикла. При прямом доступе к памяти процессор отключается от шин и передает управление шинами контроллеру КПД, который реализует более быструю (за 1 цикл) передачу данных непосредственно от внешнего устройства к ОЗУ. Эффективен при блочных передачах.

ПИТ – программируемый интегральный таймер выполняет операции над временными интервалами (часы реального времени, генерация звуковых сигналов, сторожевые таймеры, выработка широтно-модулированных импульсов ШИМ). Управляющие сигналы передаются по шине управления. Состав сигналов: стробы записи, стробы чтения, сигналы сброса, тактирования и .д. Шина данных определяет разрядность процессора. Эта шина двунаправленная. Направление определяет ШФ в зависимости от сигнала T (транзит).

К выводам x1 x2 подключается кварцевый резонатор. Вход RESIN является входом асинхронного сброса, приводящего процессор в исходное состояние. С помощью резистора и конденсатора происходит сброс при включении питания МП.

Бортовая память

Важнейшие параметры запоминающего устройства:

- информационная емкость, максимально возможный объем хранимой информации;

- разрядность;

- организация – произведение хранимых слов на их разрядность. (32*8 - 32 слова по 8 бит.) При одной и той же организационно емкости, организация может быть разной;

- быстродействие – определяется временами чтения, записи, и длительностью цикла чтение/запись;

- время считывания – это интервал между появлением сигнала чтение и появлением данных на выходе;

- время записи – интервал после появления сигнала записи, достаточный для установки запоминающей ячейки в состояние, задаваемое входным словом;

- цикл чтения/записи – минимально допустимый интервал между последовательными повторными чтениями/записями.