Описание принципиальной схемы

Генератор тактовых сигналов КР580ГФ24 (DD1) состоит из генератора опорной частоты, счётчика делителя частоты на 9, формирователя фаз С1, С2 и логических схем. Для стабилизации тактовых сигналов опорной частоты к входам ХТАL 1, ХТАL2 генератора подключают кварцевый резонатор, частота которого должна быть в 9 раз больше частоты выходных сигналов С1, С2. для автоматической установки генератора в исходное состояние при подаче напряжения к входу RESIN подключают цепь, состоящую из элементов R (100кОм), VD, C1 (10мкФ). В момент включения источника питания конденсатор С1 разряжен, на входе RESIN сигнал высокого уровня, осуществляется сброс микропроцессора. Через резистор R1 конденсатор заряжается, напряжение на входе RESIN падает. Когда напряжение на входе RESIN достигнет логического нуля, снимается сигнал RESET с выхода микросхемы и микропроцессор производит первое обращение за чтением команды к ячейке памяти по адресу 0000Н. Положительные импульсы, сдвинутые во времени, амплитудой 12В и частотой 0,5-3,0 МГц с входов С1, С2 генератора подаются на одноимённые входы микропроцессора. В начале каждого машинного цикла микропроцессор вырабатывает сигнал синхронизации SYN, который в сочетании с другими сигналами может быть использован для организации различных режимов работы. Этот сигнал подаётся на вход SYN генератора. К адресным выходам А0-А15 микропроцессора подключаются, буферные регистры RG для повышения нагрузочной способности. На вход ОЕ микросхем подаётся логический ноль для разрешения передачи данных (управление третьим состоянием), а на входы STB логическая единица для выбора направления передачи данных (из A в B). Выходы микросхем объединяются в системную шину адреса с повышенной нагрузочной способностью. Системный контроллер КР580ВК28 состоит из двунаправленной буферной схемы данных, регистра состояния и дешифратора управляющих сигналов. Восьмиразрядная параллельная 3-стабильная буферная схема данных принимает информацию с канала данных микропроцессора по выводам D7-D0 и передаёт в регистр состояния информацию состояния, на системный канал данных по выводам DВ7-DВ0 выдаёт в цикле записи по сигналу TR. В цикле чтения по сигналу RC буферная схема принимает данные с системного канала по выводам DB7 и DB0 и передаёт по выводам D7-D0 на канал данных микропроцессору. Регистр состояния по входному сигналу SТВ фиксирует информацию состояния микропроцессора в такте Т1 каждого машинного цикла микропроцессора. Дешифратор управляющих сигналов формирует один из управляющих сигналов в каждом машинном цикле: при чтении ЗУ-RD, при записи в ЗУ-WR, при чтении из УВВ-RDIO, при записи в УВВ-WRIO, при подтверждении запроса прерывания, сигнал INTA. Напряжение высокого уровня на входе HLDA переводит выходы RD, RDIO, INTA в пассивное состояние (напряжение высокого уровня) и блокирует передачу информации через буферную схему данных. ПЗУ как раннее отмечалось, предназначено для хранения и считывания двоичной информации. ПЗУ состоит из следующих узлов: накопителя (НК), дешифраторов строк и столбцов (DCX, DCY), которые определяют к какому элементу памяти накопителя, производится обращение в соответствие с заданным кодом адреса. После этого подаётся сигнал выбора кристалла (поступает в устройство управления), поступающий с системного контроллера, и определяется режим работы. Адресные входы ПЗУ А0-А7 подключаются к системной шине адреса к линиям А0-А7 соответственно. Если на вход CS подаётся логическая единица с выхода RD системного контроллера, то ПЗУ переходит из режима хранения в режим выдачи информации, т.е. данные из ячейки памяти поступают на шину данных. Микросхема имеет внутренний генератор тактовой частоты. Для стабилизации тактовых сигналов к входу CLK подключается Г-образная RC цепочка. Конденсатор C заводится на цифровую землю, а к резистору R подаётся напряжение + 5 в. Конденсатор C имеет ёмкость 30 пФ, а резистор сопротивление то 10 до 250 кОм. Когда вход S переходит из состояния логической единицы в состояние логического ноля, на выходе фиксируется код, который был в момент смены логических состояний, и на индикаторе, несмотря на изменение входной информации, сохраняется соответствующая цифра. Сигнал WR IO с системного контроллера и сигнал Q1 с дешифратора DD7 подаются на входы логического элемента DD12. Если на входы логического элемента поступают сигналы логического нуля, то на выходе элемента устанавливается логическая единица. Выход логического элемента подключается к входу S дешифратора DD8. Для помехоустойчивости системы низкочастотные помехи по цепи питания необходимо блокировать конденсатором суммарной емкостью из расчета 0,1 мкФ на каждую микросхему, включенными между шинами +5В и GND непосредственно в начале шины +5 В. Высокочастотные помехи необходимо блокировать конденсатором ёмкостью 0,015-0,022 мкФ, включенным между каждым выводом +5 В микросхемы и шиной GND в непосредственной близости от микросхемы (не далее 5мм). Основным назначением системы является преобразование 16-разряной информации, принимаемой с разъёма. Она поступает на 8-разрядные регистры, которые подключены к микросхеме КР58ОВВ55А, преобразующей два параллельных кода в один последовательный. Этот код поступает на преобразователь интерфейса RS-485, затем на гальваническую развязку.Блоки питания аппаратуры, предназначенные для питания от сети переменного тока в зависимости от назначения и мощности, могут быть выполнены по различным схемам. Простейший блок питания с трансформаторным входом имеет схему, приведенную в графической части. Исходя из расчётов потребляемой мощности, по справочнику выбирается необходимый трансформатор на входное сетевое напряжение U₁=220В, с несколькими вторичными напряжениями. Выбирается трансформатор с такими вторичными напряжениями, которые попадают в диапазон входных для интегральных стабилизаторов, так чтобы они не вышли из строя и не оказались под заниженным питанием (с учётом падения напряжения на выпрямителе). Ток каждой вторичной обмотки должен быть выше тока, идущего в нагрузку, иначе неизбежна токовая перегрузка трансформатора. Мощность трансформатора должна также быть выше той, которую потребляет микроЭВМ с учётом потерь в выпрямителях и стабилизаторах. Для обеспечения микроЭВМ несколькими напряжениями питания необходимо предусмотреть трансформатор, формирующий необходимое количество вторичных напряжений, т.е. трансформатор должен содержать дополнительные обмотки для их питания, должны быть предусмотрены дополнительные выпрямители и стабилизаторы соответствующих напряжений. Схема формирования питающих напряжений строится с помощью интегральных стабилизаторов напряжения. По справочнику выбираются соответствующие интегральные микросхемы стабилизаторов с учётом требуемых напряжений и токов нагрузки и приведенных в справочнике схем включения. Выпрямитель источника питания микропроцессорной системы строится по мостовой схеме. Выпрямительные диоды выбираются, исходя из прямого тока диодов I_ПР, который должен быть заведомо больше суммарного потребляемого тока всей микропроцессорной системой, и напряжения U_ВХ которое должно быть заведомо больше, подаваемого на интегральные стабилизаторы для требуемого запаса. Приведённая на листе электрическая принципиальная схема источника питания построена с применением трёхвыводных интегральных стабилизаторов. Один интегральный стабилизатор типа КI42ЕН5А (DА2) обеспечивает положительное выходное напряжение 5В при номинальном токе 3А. Стабилизатор 7905 (DA 1) формирует напряжение отрицательной полярности, имеющий значения 5В. Максимальный выходной ток этого канала составляет 1,5А. Стабилизатор типа КР1157ЕН12Г (DA3) обеспечивает положительное выходное напряжение 12В. Компоненты схемы имеют следующие параметры: электролитические конденсаторы С22- С28 — 4700 мкФ; диоды VD2-VD5 Iпр=2А, предохранитель FU1 0,5А. В источнике питания используется трансформатор ТН — 17, U₂=6.3B, U₃=6.ЗВ U₄=6,ЗВ. Мощность трансформатора составляет 30 Вт