Схема контроля для микропроцессорного приемопередатчика.

Схема контроля СК контролирует синхронность и синфазность работы комплектов, входящих в канал. Принципиальная схема Схемы контроля и перечень элементов приведены в Приложении 1. Входными яв­ляются сигналы свертки КТ1 и КТ2, поступающие с МЦП1 и МЦП2.

С помощью инвертора DD1 формируется сигнал КТ2

Сигнал КТ2 выпрямляется с помощью конденсаторов CI, C5 и диодов VD2, VD5. Значение сопротивления R4 задает предел изменения напряжения эмиттера транзистора VT4 от ОВ до -0,7В.

На выводы 3 и 4 выпрямительного моста VD1 поступают КТ1 и КТ2. Если они синхронны и находятся в противофазе, то с вывода 2 моста VD1 на катод фотодиода в оптроне ED1.1 подается положитель­ный потенциал, а с вывода 1 на анод фотодиода в оптроне ED1.2 пода­ется нулевой потенциал.

После подачи положительного импульса "Запуск!" на конденсатор С12, отрицательный потенциал с его обкладки подается на эмиттеры транзисторов VT1 и VT2. Далее на эмиттеры VT1 и VT2 отрицательный потенциал поступает при подаче контрольной частоты на выпрямительные диоды VD6 и VD7.

На конденсаторы СЗ и С4 с выхода таймера в противофазе подает­ся контрольная частота 89 кГц. При поступлении положительного им­пульса на С4, на базе VT2 - нулевой потенциал, который выше потен­циала эмиттера, и VT2 открыт. При поступлении паузы на С4, потенци­ал на одной его обкладке падает с +5 В до 0 В, на второй обкладке — с 0 В до -5 В, и потенциал базы VT2 становится ниже потенциала эмиттера. VT2 закрывается. Транзистор VT1 работает аналогично.

С коллекторов транзисторов VI1 и VT2 на катоды светодиодов в оптронах ED1.1 и ED1.2 в противофазе подается контрольная частота, импульсы которой имеют отрицательную полярность. Когда открыт VT2, через фотодиод оптрона ED1.1 на конденсатор С6 поступает поло­жительный потенциал с вывода 2 моста VD1. VT1 и ED1.2 при этом за­крыты.

Когда открыт VT1, через фотодиод оптрона ED1.2 на конденсатор С6 поступает нулевой потенциал с вывода 1 моста VD1. При этом VT2 и ED1.1 закрыты.

Когда с ED1.1 на С6 поступает положительный импульс, VT4 от­крыт и потенциал его эмиттера равен потенциалу коллектора, т.е. нулю. На резисторе R8 при этом падает 4,3 В и на открытом р-n переходе база-эмиттер транзистора VT4 падает 0,7 В.

Когда с ED1.2 на С6 поступает пауза, потенциал на одной его об­кладке изменяется с +5 В до 0 В, на второй обкладке с 0 В до -5 В. VT4 при этом закрыт, т.к. потенциал его базы (-5В) оказывается ниже потенциала эмиттера. На R8 при этом падает 9,3 В.

Когда VT4 закрыт, на эмиттер транзистора VT5 поступает отрица­тельный потенциал, и VT5 открыт. Когда VT4 открыт, то потенциал ба­зы транзистора VT5 равен потенциалу его эмиттера и VT5 закрыт.

Когда VT5 открыт, на базу транзисторов VT7 и VT8 поступает от­рицательный потенциал. При этом VT8 закрыт, a VT7 - открыт. Положи­тельным потенциалом, поступающим с эмиттера VT7 заряжается кон­денсатор С11. Во время заряда конденсатора С11 диод VD6 закрыт, VD7 - открыт.

Когда VT5 закрыт, на базу транзисторов VT7 и VT8 поступает от­рицательный потенциал. При этом VT7 закрывается, VT8 - открывается. Когда открывается VT8, потенциал на одной обкладке конденсатора СП изменяется с +5 В до 0 В, на второй обкладке — с 0 В до -5 В. Отрицательный потенциал с СП через открытый диод VD6 поступает на эмит­теры транзисторов VT1, VT2, и заряжает конденсатор С12. Когда диод VD6 закроется, на эмиттеры транзисторов VT1 и VT2 отрицательный потенциал будет поступать с обкладки конденсатора С12.

Импульс запуска для второго каскада схемы контроля "Запуск2" подается на конденсатор С13, и отрицательный потенциал с обкладки С13 поступает на эмиттер транзистора VT3. Далее на эмиттер VT3 отрицательный потенциал поступает при подаче контрольной частоты на конденсатор С10 и диоды VD6 и VD7.

На второй каскад схемы контроля с коллекторов транзисторов VT7 и VT8 поступает контрольная частота. Когда на конденсатор С2 поступает положительный импульс, транзистор VT3 открыт и на выводе 8 оптоэлектронного ключа DD3 — отрицательный потенциал. При этом DD3 открыт, и на его выходе - ноль.

Когда на С2 поступает пауза, VT3 закрыт, и ключ DD3 закрывает­ся. При этом на его выходе - единичный потенциал. Таким образом на выходе DD3 образуется контрольная частота. Через инвертор DD4.1 частота поступает на входы элементов DD4.2-DD4.5. Транзистор VT6 и микросхема DD4 представляют собой двухтактный инвертор. С инвер­тора контрольная частота поступает на конденсатор С10. Во время пауз отрицательный потенциал с С10 через открытый диод VD4 поступает на эмиттер транзистора VT3, и заряжает конденсатор С13. Когда диод VD4 закроется, на эмиттер транзистора VT3 отрицательный потенциал будет поступать с обкладки конденсатора С13.

Во втором каскаде схемы контроля должно соблюдаться число ин­версий, при котором не будет отрицательной обратной связи между вы­ходом двухтактного инвертора и оптоэлектронным ключом DD3. Т.е. когда открывается ключ DD3, на эмиттер VT3 должен поступать отри­цательный потенциал. В противном случае во втором каскаде может возникнуть генерация. Для соблюдения требуемого числа инверсий ис­пользуется DD4.1.

Выходом схемы контроля является вывод 10 инвертора DD4, с ко­торого контрольная частота поступает на модули ППМ.

Если сигналы КТ1 и КТ2 расходятся, то между выводами 1 и 2 выпрямительного моста VD1 отсутствует разность потенциалов. В результате оптроны ED 1.1 и ED 1.2 закрываются. На выходах первого и второго каскадов схемы контроля пропадает контрольная частота.

Если пропадает сигнал КТ2, то на эмиттеры транзисторов VT4 и VT5 перестает поступать отрицательный потенциал и на выходе схемы контроля пропадает контрольная частота.

Схема контроля соответствует требованиям необратимости защит­ного состояния. После пропадания частоты на выходах первого и второ­го каскадов, на эмиттеры транзисторов VT1 и VT2 в первом каскаде и VT3 во втором каскаде перестает поступать отрицательный потенциал и даже если КТ1 и КТ2 вновь совпадут, оптрон ED1 и ключ DD3 не будут открываться. Работа схемы может восстановится только после поступ­ления импульсов перезапуска на конденсаторы С12 и С13.

Схема контроля соответствует требованиям безопасности. Отказ любого из ее элементов не приводит к появлению контрольной частоты на выходе схемы контроля при расхождении или пропадании сигналов КТ1иКТ2.