Дублированная избыточная структура

Основным методом введения структурной избыточности является дублирование схем и сравнение выходных сигналов. В основу данного метода положен принцип параллельной работы двух одинаковых схем, выходные сигналы y₁ и y₂, которых сравниваются в компараторе. В случае y₁=y₂, на выходе компаратора сигнал равен нулю (ошибки нет), а в случае на выходе компаратора появляется выходной сигнал единица (ошибка). Если y₁ и y₂ – двоичные величины, то компаратор строится на элементах «исключающее ИЛИ» (альтернативное название – «сложение по модулю два»). Таблица истинности элемента или приведена в табл. 1.

Таблица 1

Этот метод обладает тем преимуществом, что будет обнаружена любая функциональная ошибка. Недостатком метода является то, что расходы на обнаружение ошибок превышают затраты на саму схему. Другая проблема заключается в том, что такая структура обнаруживает примерно в два раза больше ошибок, чем практически возможно в контролируемой схеме, так как будут выявлены все ошибки, которые проявляются при параллельном соединении двух одинаковых схем. Если оба комплекта имеют одинаковые дефекты, то путем дублирования и сравнения нельзя выявить эти ошибки.

Функциональная схема, реализующая дублированную избыточную структуру, приведена на рис. 1.

Рис. 1

На данной схеме:

, S, Q^n-1 – входные сигналы возбуждения;

Qⁿ – выходной сигнал;

– reset – установка в 0;

S – set –установка в 1.

Сумматор по модулю два (таблица истинности см. табл.1) обнаруживает отказ, если на его входе будет запрещенный набор входных сигналов (таблица 2).

Таблица 2

	S	Qn-1	Qn

Продолжение табл. 2

В дублированной избыточной структуре блок начала установки (БНУ) должен иметь следующий алгоритм функционирования:

При включении питания, которое подаётся на устройство в блоке начала установки, формируется сигнал «Reset» – обнуление, которой синхронизирует работу обоих комплектов. По окончании подачи сигнала «Reset», сигналы на выходе Y₁ и Y₂ будут совпадать с точностью до начальной фазы.

Сигнал установки «Set» элемента памяти формируется через время, необходимое для полного контроля работоспособности обоих комплектов. На выходе сумматора по модулю два (Å) обоих комплектов будем иметь место «1» и поэтому при появлении единичного сигнала «Set» элемент памяти установится в единичное состоянии, в котором и останется после окончания сигнала «Set». Появление единичного сигнала на выходе элемента памяти разрешает подключение выходного сигнала I комплекта к объекту управления и одновременно запрещает блоку начала установки формировать сигналы «Reset» и «Set».

В блоке начала установки обычно имеется таймер, который разрешает формирование конечного числа импульсов «Reset» и «Set» за заданный промежуток времени. Если по цепи обратной связи (ОС) поступает уровень логического «0», то реализуется механизм перезапуска при случайном сбое одного из комплектов.

Допустим, произошел сбой I комплекта – это значит, что последовательность Y₁ совпадает с последовательностью Y₂, следовательно, на выходе сумматора по модулю два появляется уровень логического «0», т.е. обнаруживается отказ и элемент памяти переключается в нулевое состояние. Этот ноль запретит прохождение сигнала к объекту управления и одновременно по цепи обратной связи поступит в блок начала установки.

В блоке начала установки разрешается формирования сигнала «Reset» и «Set». Если в первом канале был случайный сбой, то его работоспособность восстановится, и оба комплекта начнут работать синхронно и синфазно. На выходе сумматора по модулю два появится «1», что обеспечит переключение элемента памяти в «1». Работа устройства восстановится.

Если же в I комплекте был не сбой, а отказ, то будет произведено несколько попыток восстановления работоспособности устройства пока не выйдет время, задаваемое таймером в блоке начала установки.

Недостатком данного метода является уменьшение надёжности работы устройства, несмотря на повышение безопасности.