ДЗ: Архитектура системы команд, классификация по составу и сложности команд, классификация по месту хранения операндов

Стековая

Аккумуляторная

Регистровая

С выделенным доступом к памяти.

Физическая и функциональная структура микропроцессоров

Физическая структура микропроцессора представляет собой сложный аппаратный комплекс.

Ядро процессора содержит главный управляющий и исполняющий модули, блоки выполнения операций, над целочисленными данными.

К локальным управляющим схемам относят блок операций с плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC инструкций во внутренний микрокод, регистры микропроцессорной памяти, регистры кэш памяти первого уровня (отдельно для данных и отдельно для инструкций), шинный интерфейс.

В состав микропроцессора, на примере Intel Pentium входят следующие компоненты:

1. Ядро (Core)

2. Execution Unit (Исполняющий модуль)

3. Integer ALU (АЛУ для операций с целыми числами или с цифрами фиксированной запятой)

4. Registers (Регистры)

5. Floating Point Unit (Блок для работы с числами с плавающей запятой)

6. Primary Cache (Кэш первого уровня)

7. Date Cache (кэш данных)

8. Code Cache (кэш команд)

9. Instruction Decode And Prefetch Unit (Блок декодирования инструкций опережающего их исполнения)

10. Branch Predicate (Блок предсказаний ветвлений)

11. Base Interface (Интерфейсные шины)

Функционально микропроцессор можно разделить на две части:

1. Операционная часть. Содержащая устройства управления, арифметико-логическое устройство, микропроцессорную память.

2. Интерфейсную часть. Содержит адресные регистры микропроцессорной памяти, блок регистров команд, регистры памяти для хранения кодов команд, выполняемых в ближайшие такты и схемы управления шиной и портами.

Обе части микропроцессора работают параллельно, причем интерфейсная часть опережает операционную, таким образом, что выборка очередной команды из памяти, её запись в блок регистров команд и предварительный анализ, выполняется во время выполнения операционной частью предыдущей команды.

Современные микропроцессор имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять команды конвейерном режиме. Такая организация микропроцессора существенно повышает его эффективное быстродействие.

Устройство управления

УУ является функционально наиболее сложным устройством микропроцессора.

Вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций во все блоки ВМ.

Регистр команд – это запоминающий регистр в котором хранятся код выполняемой операции и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части микропроцессора, в блоке регистров команд.

Дешифратор операций – это логический блок, выбирающий в соответствии с поступающим из регистра команд кода операции, один из множества имеющихся у него выходов.

Постоянное запоминающее устройство микропрограммы хранит в своих ячейках управляющие сигналы или импульсы, необходимые для выполнения в блоках ВМ процедур обработки информации.

Импульс по выбранному дешифратору операций, в соответствии с кодом операции проводнику, считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов.

Узел формирования адреса, находится так же в интерфейсной части микропроцессора, это устройство вычисляющее полный адрес ячейки памяти или регистра по реквизитам, поступающим из регистров команд или регистров микропроцессорной памяти.

Кодовые шины данных, адреса и инструкций - это части внутренней интерфейсной шины микропроцессора.

В общем случае устройство управления формирует управляющие сигналы для выполнения следующих основных процедур:

1. Выбор из регистра счетчика адреса команды и адреса ячейки памяти, где хранится очередная команда программы.

2. Выборка из ячеек памяти очередной команды и передача в регистр команд.

3. Расшифровка кода операции и признаков выбранной команды.

4. Считывание в соответствии с расшифрованным кодом операции нужных управляющих сигналов из ПЗУ микропрограмм, определяющих во всех блоках ВМ процедуры выполнения данной операции и пересылка этих управляющих сигналов в соответствующие блоки.

5. Считывание из регистров команд и регистров микропроцессорной памяти отдельных составляющих адресов операндов, участвующих в вычислении данной операции и формирования полных адресов операндов.

6. Выборка операндов по полученным полным адресам и выполнение операции.

7. Запись результата операции в память

8. Работа зацикливается формированием адреса следующей команды программы.