Архитектура процессора
Под архитектурой процессора понимают совокупность его средств, обеспечивающих выполнение программы. Гарвардская архитектура. В гарвардской архитектуре память программ и память данных разделены, имеют свои собственные адресные пространства и способы доступа к ним. Это способствует более рациональному доступу к памяти. Основные типы архитектур процессоров: а — фон-неймановская; 6 — гарвардская 05.02.2013 Все микроконтроллеры выполнены по гарвардской архитектуре, поскольку: УУ реализует следующие функции: АЛУ - арифметико-логическое устройство представляет собой комбинационную схему на основе сумматора, которая сигналами с выходов УУ настраивается на выполнение определенной арифметической или логической операции: сложение, вычитание, логическое И, логическое ИЛИ, логическое НЕ, исключающее ИЛИ, сдвиг, сравнение, десятичная коррекция. Таким образом АЛУ выполняет арифметические и логические операции над операндами(объект в виде значения данных, содержимого регистров или содержимого ячейки памяти, с которым оперирует команда), которые пересылаются из памяти (И/ИЛИ) регистров МП. Регистры предназначены для хранения n-разрядного двоичного слова. Они представляют собой n-триггеров со схемами управления чтения/записи и выборки. Регистры создают внутреннюю память МП и используются для хранения промежуточных результатов вычислений. Аккумулятор - регистр, в котором хранится 1 из операндов. После выполнения команды в аккумуляторе вместо операнда размещается результат операции. 06.02.2013 Указатель команд(программный счетчик) - предназначен для хранения адреса ячейки памяти, которая содержит код следующей команды. Программа действий МП записана в памяти в виде последовательности кодов команд. Для перехода к следующей команде содержимое счетчика увеличивается на 1 в момент выбора команды из памяти. Таким образом в конце выполнения команды в счетчике команд хранится адрес следующей команды. Указатель стека - регистр, который хранит адрес последней занятой ячейки стека. Стеком(стековой памятью) называется область памяти, которая организована по принципу "Последний пришел, первый вышел". Регистр команд - хранит код команды на протяжении всего времени выполнения команды. Регистр адреса и регистр данных - предназначены для хранения адресов и данных, используемых во время выполнения текущей команды в МП. Регистр состояния(регистр флагов) - предназначен для хранения информации, результате операций в АЛУ, и представляет собой несколько триггеров. В зависимости от порядка и набора команд процессоры разделяются на 2 класса: Основные показатели процессоров Показатели процессоров служат для показательной оценки их функциональных возможностей, качества выполняемых функций и аппаратной реализации. 1)Тактовая частота - по значению тактовой частоты можно судить о быстродействии процессора, так как длительность 1 процессорного такта определяет минимальное время, отводимое процессору на выполнение операции. Для сравнения процессоров с различной архитектурой и разными тактовыми частотами была разработана система тестов iCOM 2.0 - индекс сравнительной эффективности микропроцессоров Intel. Уровень индекса определяется выполнение процессора программных тестовых смесей. Раздел 2 Универсальные МП предназначены для применения в компьютерной технике (ПЭВМ) Структурная схема микропроцессора Intel 8086 В МП Intel 8086 применена конвейерная архитектура, которая позволяет совмещать во времени циклы исполнения и выборки из памяти кодов последующих команд. Это достигается параллельной работой 2 независимых устройств - операционного устройства и шинного интерфейса. ОУ выполняет команды, а ШИ осуществляет взаимодействие с внешней шиной - выставляет адреса, считывает коды команд и операнды. Записывает результаты вычислений в память или УВВ. ОУ состоит из регистров общего управления, предназначенных для хранения промежуточных результатов вычислений; АЛУ с буферными регистрами; регистры флагов; схем управления и синхронизации, которая дешифрует коды команд и генерирует управляющий сигнал для всех блоков управления. ШИ состоит из 6-байтной регистровой памяти, которая называется очередью команд, 4-сегментных регистров CS, DS, ES, SS, указателя команд IP, сумматора, а так же вспомогательных регистров связи и буферных схем шин адреса/данных. Очередь команд работает по принципу FIFO(первый зашел, первый вышел) и сохраняет на выходе порядок поступления команд. Длина очереди 6 байт, если ОУ заняты выполнением команды, ШИ самостоятельно инициирует опережающую выборку кодов команды из памяти в очередь команд. выборку из памяти очередного командного слова осуществляется, когда в очереди обнаруживается 2 свободных байта. Очередь увеличивает быстродействие процессора в случае последовательного выполнения команд. При выборке команд переходов и возвращений из подпрограмм, обработки запросов прерываний очередь команд сбрасывается и выборка начинается с нового места программной памяти. Кроме того шинный интерфейс формирует физический 20-разрядный адрес из двух 16-разрядных слов. Первым словом является содержимое одного из сегментных регистров: первое из CS, DS, ES, SS, а второе зависит от типа адресации операнда или кода команды. Суммирование 16-разрядных слов происходит со смещение на четыре разряда и осуществляется с помощью сумматора, который входит в состав ШИ. Назначение контактов БИС зависит от режима работы МП. Восемь контактов имеют двойное назначение. Условно все сигналы можно разделить на 9 групп:
8)Сигналы управления прерываниями Входные: NMI — запрос немаскируемого прерывания. Распознается всегда по положительному фронту после завершения текущей команды независимо от того, разрешены или запрещены прерывания. 9) сигналы для управления работой МП. Замечание. В простейших МПС с небольшим объемом памяти целесообразно использовать быстродействующие статические ЗУ. Тогда RDY=1. 10) #TEST — проверка. Используется вместе с командой WAIT. Выполняя ее, МП проверяет значение сигнала #TEST. Если #TEST=0, то МП переходит к выполнению следующей команды. Если #TEST=1, то вводятся холостые такты Т порядка пяти тактов и снова повторяется команда WAIT. Значение #TEST задается извне и является входным сигналом. CLR (RESET) — сброс. С помощью сигнала CLR МП переходит в начальное состояние. При первом сбросе длительность должна быть 50 мкс. При повторном сбросе длительность должна быть больше четырех тактов (800 не). При подаче CLR=1 все выходные линии МП переходят в третье состояние. После снятия этого сигнала все выходные линии активны. По сигналу CLR внутренние регистры МП устанавливаются следующим образом: Значения остальных регистров не определены. На ША выставляется физический адрес (ФА): Поэтому первую команду программы размещают по адресу FFFF0. Рис. 2.4. Программная модель памяти В памяти хранятся как байты, так и 16-разрядные слова. Слова располагаются в двух соседних ячейках памяти: старший байт хранится в ячейке со старшим адресом, младший — в ячейке с младшим адресом. Адресом слова считается адрес его младшего байта. Начальные (00000Н—003FFH) и конечные адреса (FFFF0H—FFFFFH) зарезервированы для системы прерываний и начальной установки соответственно. Для формирования 20-разрядного адреса в 16-р процессоре используют информацию двух 16-р регистров. В МП i8086 20-разрядный адрес формируется из двух 16-р адресов, которые называют логическими. Первый логический адрес, дополненный справа четырьмя нулями, представляет собой начальный адрес сегмента емкостью 64 Кбайт. Второй логический адрес определяет смещение в сегменте, т. е. определяет расстояние от начала сегмента до адресованной ячейке. Таким образом, логическое адресное пространство разделено на блоки соседних адресов емкостью 64 Кбайт, т. е. сегменты. Такой подход к организации памяти удобен также потому, что память обычно логически делится на области кода (программной памяти), данных и стека. Физический 20-разрядный адрес ячейки памяти формируется из двух 16-разрядных адресов — адреса сегмента Seg и исполнительного адреса ЕА (Executive Address), которые суммируются со смещением на четыре разряда. Рис. 2.5. Формирование физического адреса Смещение адреса сегмента на 4 разряда влево эквивалентно его умножению на 24. Следовательно, физический адрес равняется 16 × Seg + ЕА. В качестве первого логического адреса Seg используется содержимое одного из четырех сегментных регистров: CS (Code Segment — сегмент кодов), DS (Data Segment — сегмент данных), ES (Extended Segment — дополнительный сегмент данных), SS (Stack Segment — сегмент стека). Второй логический адрес ЕА, или смещение, зависит от сегмента. Так, в сегменте кодов ЕА используется содержимое указателя команд IP, в сегментах данных значение ЕА зависит от средства адресации операнда, в сегменте стека для указания второго логического адреса используются регистры SP или ВР. Емкость памяти 1 Мбайт, начиная с нулевого адреса, разбивается на параграфы по 16 байт. Сегмент может начинаться только на границе параграфа, т. е. в адресе сегмента младшие четыре бита — нулевые. Размещение сегментов в памяти произвольное: сегменты могут частично или полностью перекрываться либо не иметь общих областей. Изменяя значения первого и второго логических адресов, можно адресовать любую ячейку из общей памяти емкостью 1 Мбайт. Начальные адреса сегментов определяются содержимым 16-разрядных сегментных регистров, которые дополнены справа четырьмя нулевыми битами. Смещение в сегменте кодов определяется содержимым регистра IP, смещение в сегменте данных и дополнительном сегменте данных — эффективным адресом ЕА, который указывается в команде, смещение в сегменте стека — содержимым регистра SP. В сегментах кодов расположены коды команд, т. е. программа в машинных кодах; в остальных сегментах — данные. Изменяя содержимое сегментных регистров, можно передвигать сегменты в границах всей памяти 1 Мбайт. Сегменты кодов, данных, стека и дополнительного сегмента могут частично перекрываться. Программная модель. Программная модель МП i8086 состоит из РОН, сегментных регистров, указателя команд и регистра флагов. Регистры общего назначения делятся на регистры данных и регистры-указатели. К регистрам данных относятся четыре 16-разрядных регистра: АХ, ВХ, СХ, DX. Любой из этих регистров состоит из двух 8-разрядных регистров, которые можно независимо адресовать символическими именами АН, ВН, СН, DH (старшие байты — High) и AL, BL, CL, DL (младшие байты — Low). Регистры-указатели SP (Stack Pointer, указатель стека), ВР (Base Pointer, базовый регистр, SI (Source Index, индекс источника), DI (Destination Index, индекс назначения) являются 16-разрядными и предназначены, как правило, для хранения адресов операндов при косвенной адресации. Все РОН можно использовать для хранения данных, но в некоторых командах допускает использование определенного регистра по умолчанию: АХ — при умножении, делении, вводе и выводе слов; AL — при умножении, делении, вводе и выводе байтов, десятичной коррекции, преобразовании байтов (команда XLAT); АН — при умножении и делении байтов; ВХ — при трансляции; СХ — как счетчик циклов и указатель длины строк в строчных командах; CL — для хранения числа сдвигов в командах; DX — при умножении и делении слов, вводе и выводе с косвенной адресацией; SP — при операциях со стеком; SI, DI — при строковых операциях. В регистре SP хранится смещение последней занятой ячейки стека относительно начала сегмента стека, а полный адрес стека определяется как SS:SP. Сегментные регистры CS, DS, ES, SS определяют начальные адреса четырех сегментов памяти. Использование сегментных регистров определяется типом обращения к памяти (выборка команд, стековые операции…). Для некоторых типов обращений допускается замена сегментного регистра по умолчанию на альтернативный, что осуществляется использованием префиксов CS:, DS:, SS:, ES:. Регистр флагов хранит признаки результатов выполнения арифметических и логических операций и управляющие признаки. Последние можно установить или сбросить программно. 19.02.2013 Регистр флага - хранит признаки результатов выполнения арифметических и логических операций и управляющие признаки. Последнее может установить или сбросить программно. CF (CARRY FLAG) – флаг переноса (заёма ) старшего разряда в арифметических операциях. Рис. 2.6.Программная модель МП 18086 Особую роль играют 16-р регистры указатели сегментов CS, DS, SS, ES.они Эти могут модифицироваться только непосредственно – командами их загрузки.
Популярное: Как построить свою речь (словесное оформление):
При подготовке публичного выступления перед оратором возникает вопрос, как лучше словесно оформить свою... Почему стероиды повышают давление?: Основных причин три... Модели организации как закрытой, открытой, частично открытой системы: Закрытая система имеет жесткие фиксированные границы, ее действия относительно независимы... Генезис конфликтологии как науки в древней Греции: Для уяснения предыстории конфликтологии существенное значение имеет обращение к античной... ©2015-2024 megaobuchalka.ru Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. (1942)
|
Почему 1285321 студент выбрали МегаОбучалку... Система поиска информации Мобильная версия сайта Удобная навигация Нет шокирующей рекламы |