Примеры построения микроЭВМ с использованием принципа частичной дешифрации

Пример 1. Пусть в нашем распоряжении имеются три микросхемы: процессор и две микросхемы ОЗУ со структурой 1Кх8 бит (в каждой микросхеме ОЗУ имеются 1024 8-разрядные ячейки). Как построить из них микроЭВМ с минимальными затратами дополнительной аппаратуры?

Рассмотрим сначала микросхему ОЗУ (рис. 6.4). При выполнении условий «выбора кристалла» ВК1=0 и ВК2=1, линии D0 — D7 работают как входы или выходы в зависимости от сигнала на линии чтение—запись (Чт/Зп). При остальных сочетаниях сигналов на выводах ВК1 и ВК2 (00, 10, 11) входы—выходы D0—D7 отключены от внешней шины данных и находятся в высокоомном состоянии.

Рис. 6.4. Микросхема ОЗУ (1Кх8 бит)

Для правильной работы такой микроЭВМ необходимо, чтобы информация не выдавалась в шину данных одновременно из микросхем ОЗУ DS1 и DS2. Это условие выполняется, так как сигналы ВК1 и ВК1* никогда не принимают одновременно нулевых значений. При А15=0 работает микросхема DS1, а при А15=1—микросхема DS2 (принята положительная логика).

Линии А0 — А9 адресной шины определяют адрес ячейки памяти внутри выбранной для обмена микросхемы DS1 или DS2. Линии А10—А14 не используются. Линия чтение—запись не показана, как и другие несущественные для данного примера линии.

Рис. 6.5. МикроЭВМ с частичной дешифрацией адресов

Рис. 6.6. Распределение адресного пространства микроЭВМ с частичной дешифрацией адресов; для выбора кристалла использована линия А15

На рис. 6.6 показано распределение адресного пространства микроЭВМ, Все адресное пространство оказалось заполненным «изображениями» микросхем DS1 и DS2. Действительно, по какому бы адресу ни обратился процессор, он обязательно попадает в одну из микросхем DS1 или DS2, поскольку в старшем разряде адреса присутствует нуль или единица (третьего не дано). Младшие десять разрядов определяют положение ячейки в одной из зон DS1 или DS2. Разряды А10—А15 определяют положение блока в адресном пространстве.

Поскольку все адресное пространство заполнено, этот пример имеет, скорее, иллюстративное, чем практическое значение. Он показывает возможности метода частичной дешифрации применительно к нашей задаче: из дополнительной аппаратуры использован лишь один инвертор.

Если для управления входами выбора кристалла микросхем DS1 и DS2 использовать, например, адресную линию 14-го, а не 15-го разряда, то распределение адресного пространства окажется иным (рис. 6.7, а). Однако и в этом случае все адресное пространство оказывается заполненным «изображениями» микросхем DS1 и DS2.

То же наблюдается и при использовании линий А13—А10. На рис. 6.7,б показано распределение адресного пространства при использовании для выбора микросхемы линии А10.

Рис. 6.7. Распределение адресного пространства микроЭВМ с частичной дешифрацией адресов; для выбора кристалла использована линия А14 (а) и линия А10 (б)

Рис. 6.8. Вариант подключения входов выбора кристалла микросхем ОЗУ к адресной шине (а) и соответствующее ему распределение адресного пространства (б)

Если исключить из схемы инвертор, вход ВК1 микросхемы DS1 подключить к линии А15, а вход ВК1* микросхемы DS2—к линии А14 (рис. 6.8, а), то получим распределение адресного пространства, приведенное на рис. 6.8,б.

Первые 16К адресов (область 00) соответствуют одновременному выбору микросхем DS1 и DS2. При чтении одновременный выбор этих микросхем недопустим. Это связано с тем, что возможна одновременная выдача «противофазной» информации (например, нулей из микросхемы DS1 и единиц из микросхемы DS2) в общую шину данных. Такая выдача приводит к электрической перегрузке выходных каскадов микросхем ОЗУ, и они могут выйти из строя. Однако режим записи в область 00 допустим (перегрузок не возникает). При этом одна и та же записываемая информация попадает в одноименные ячейки микросхем DS1 и DS2.