Методы расширения адресного пространства

Метод окна. При первом ознакомлении с задачей расширения адресного пространства многие предлагают ошибочный вариант решения, который и точности совпадает либо близок к приведенному на рис. 6.18, а. К шестнадцати основным адресным линиям добавлены еще четыре линии, которые подключены к выходам программно-доступного регистра старших разрядов адреса. Полный 20-разрядй адрес поступает в главную память емкостью 2²⁰==1M ячеек. Шина данных, типа управления и схемы обеспечения программного доступа к регистру старших разрядов адреса на рисунке не показаны как несущественные (уже обсуждавшиеся ранее) элементы. Система оказывается неработоспособной, в чем можно убедиться, рассмотрев рис. 6.18, б.

 

Рис. 6.18 Пример неправильного подключения главной памяти к микроЭВМ: а) схема подключения; б) распределение адресного пространства; G- адресуемые элементы микроЭВМ – память, и другие, занимающие не более 32К ячеек; Р- адресное пространство микроЭВМ; Н- адресное пространство главной памяти (16 зон по 64К ячеек); L_G – адресное пространство, занятое элементами G; L_O – свободное адресное пространство микроЭВМ

Предположим, что из процессора микроЭВМ выдается адрес 0000000000000101₂, а в регистр старших разрядов адреса предварительно загружен код 11112. В главной памяти на этот код «откликнется» ячейка памяти Х с адресом F0005. В то же время в собственной памяти микроЭВМ будет выбрана ячейка Y с адресом 0005, так как эта память анализирует 16, а не 20 разрядов адреса. (Собственная память микроЭВМ «не подозревает» о существовании главной памяти и связанной с ней дополнительной 4-разрядной адресной шины.)

Поэтому информация при чтении будет выдана как из собственной памяти микроЭВМ, так и из главной памяти, и на шине данных получится «смесь» сигналов. При записи код с шипы данных попадет в обе ячейки одновременно, что также лишено смысла. Однако если исходный 16-разрядный адрес превышает или равен 32К, то одновременного обращения к двум ячейкам не будет, так как внутри микро ЭВМ ни одно из устройств не опознает этот адрес, а в главной памяти ему с учетом четырех дополнительных старших разрядов соответствует единственная ячейка.

Этот пример представляет собой систему с частичной дешифрацией, где микроЭВМ является объектом, к которому подключены не все линии адресной шины системы (16 из 20). Поэтому адресное пространство микроЭВМ, как занятое, так и не занятое, размножено 2⁴=-16 раз. В результате этого 50 % емкости главной памяти нельзя использовать. Вряд ли кто согласится работать с такой системой.

 

 

Рис. 6.19. Метод окна: а) геометрическое представление идеи метода; б) схемная реализация; G- адресуемые элементы микроЭВМ, расположенные в зоне L_G адресного пространства Р микроЭВМ; L_O – свободная зона адресного пространства, в которой выделено окно W; H- адресное пространство главной памяти

 

Метод окна позволяет очень просто разрешать указанные проблемы. Идея метода состоит в отображении на «большом» отрезке лишь части «малого» отрезка. Эта часть соответствует свободным адресам микроЭВМ и называется окном (рис. 6.19, а). Схемное решение приведено на рис. 6.19,б. Емкость главной памяти V=2^d+g ячеек. Если, например, d==8, g=l2, то V=2²⁰ =lM ячеек. Главную память можно рассматривать как состоящую из 2^d страниц, каждая из которых имеет размер 2^g ячеек, совпадающий с размером окна. Таким образом, можно считать, что 2^d—число проекций окна, которые, примыкая, вплотную друг к другу, заполняют собой всю «ось» главной памяти. Существенно, что адресная шина расщепляется на две части: одна поступает в главную память, а другая «поглощается дешифратором. Система работает следующим образом.

1. Процессор загружает программно-доступный регистр старших разрядов адреса с шины данных, задавая положение проекции окна в адресном пространстве главной памяти или, в другой терминологии, угол наклона проецирующих лучей.

2. Процессор обращается по некоторому адресу, лежащему внутри окна.

3.Дешифратор опознает принадлежность текущего адреса фиксированному окну и разрешает передачу в главную память сигнала сопровождения адреса MSYN. В главную намять выдается полный адрес (d+g бит), определяющий одну из ее ячеек.

4. Выбранная ячейка главной памяти выдает пли принимает информацию в зависимости от сигнала на линии управления режимом работы и посылает сигнал по линии передачи ответа (чтобы не загромождать рисунок, эти линии на рис. 6.19, б не показаны).

Поскольку окно выбрано в зоне неиспользуемых адресов внутреннего адресного пространства микроЭВМ, то конфликты, связанные с одновременным выбором двух адресуемых элементов (внутри и вне микроЭВМ), исключаются. Рассмотрим примеры задания окон.

 

Рис. 6.20 Пример работы с окном и 32К ячеек

 

Пример 6.4.1. Пусть имеется главная память емкостью 2²⁷ =128М ячеек. Ширина окна в адресном пространств 16-разрядной микроЭВМ составляет 32К, ячеек, а его позиция такова: 8000—FFFF. Требуется определить d и g.

Так как ширина окна составляет 32К ячеек, то из условия 2^g =32К=2¹⁵ получаем, что g=l5; так как d+g=27, то d=27—15=12. Это решение, поясняется диаграммами, приведенными на рис. 6.20. В главную память поступают разряды адреса, обозначенные символами Х. Признаком попадания и окно является единица в старшем разряде 16-разрядного адреса. Эта единица поглощается дешифратором (см. рис, 6.19.б) и не поступает а главную память, а служит лишь для «открывания ворот» к главной памяти.

Регистр старших разрядов адреса может загружаться в несколько этапов, если его разрядность превышает разрядность шины данных. Адрес регистра или адреса его составных частей должны, конечно, лежать вне окна. После загрузки регистра старших разрядов процессор как бы вставляет в зону 8000—FFFF своего адресного пространства одну из 4096 страниц емкостью 32К ячеек из главной памяти. Исчерпав информацию с этой страницы или, наоборот, сформировав нужный массив, процессор может вставить в свое адресное пространство любую другую страницу путем изменения содержимого регистра старших разрядов адреса. Заметим, что в данном примере дешифратор «вырождается» в провод, соединяющий его единственный вход с выходом.

Пример 6.4.2. Окно шириной 16К ячеек имеет позицию 8000— BFFF. Соответствующие диаграммы показаны на рис. 6.21.

 

Рис. 6.21. Пример работы с окном в 16K ячеек

 

Чем шире окно, тем реже процессору приходится перезагружать регистр старших разрядов адреса (менять угол наклона проецирующих лучей) при передаче массива информации в ту или иную сторону. Поэтому для окна следует выделять по возможности большую свободную область адресного пространства.

 

Метод банков.

Этот метод, как и оба предыдущие, получил достаточно широкое распространение. Под термином банк подразумевается отдельный блок памяти, содержащий, возможно, как оперативную, так и постоянную части. Помимо обычных магистральных входов-выходов такой блок памяти имеет дополнительный управляющий вход Е разрешения работы. Схема подключения нескольких банков к микроЭВМ приведена на рис. 6.22.

В процессе работы такой системы процессор микроЭВМ через программно-доступный регистр открывает нужный банк и использует информацию, которая в нем содержится. Остальные банки логически отключены от магистрали. В данном методе существенно то, что микроЭВМ может вообще не содержать собственной оперативной или постоянной памяти. Она может вставлять в свое адресное пространство емкостью, например, 64 К банки емкостью 56К, оставляя последние 8К ячеек для собственных нужд, в частности для адресации показанного на рис. 6.22 регистра. Такая подстановка оказывается удобной для быстрого переключения микроЭВМ с решения одной задачи на решение другой. Каждой задаче в этом случае может соответствовать свой банк. При этом, однако, в каждом банке должны храниться одни и те же резидентные программы операционной системы, что снижает эффективность использования памяти в целом.

Рис. 6.22. Схемная реализация метода банков

Другими недостатками являются разрывность памяти, собранной из отдельных банков, невозможность одновременной работы с несколькими банками (с целью, например, быстрой переписи информации из одного банка в другой), а также сложность доступа к этой памяти со стороны каналов прямого доступа в память.

При включении напряжения питания регистр устанавливается в исходное состояние, соответствующее подключению к микроЭВМ единственного (вполне определенного) банка. Регистр может содержать дополнительные разряды, которые уточняют правила работы с каждым банком: доступен ли банк по записи или/и по чтению, включить или выключить его схемы контроля и т. д.

Если банки выполнены с виде ПЗУ, то адрес регистра (доступного только по записи) может совпадать с адресом одной из ячеек области адресного пространства, отведенной для размещения и ней банков.

Например, если банки ПЗУ «вставляются» в область 8000—BFFF адресного пространства микроЭВМ, то регистру можно присвоить адрес 8000. Этот адрес будет соответствовать двум разным элементам — регистру и ячейке ПЗУ. При выполнении операции считывания по адресу 8000 информация будет выдана в шину данных только из ячейки ПЗУ, так как схема выдачи информации в эту шину из регистра не предусмотрена. При выполнении операции записи по этому адресу информация загружается в регистр, а ПЗУ остается в пассивном состоянии, так как оно не срабатывает при наличии сигнала Запись.

Этот прием может быть полезным и в иных случаях, когда необходимо экономить адресное пространство. Например, адреса портов ввода (доступных только по чтению) и вывода (доступных только, но записи) можно выбрать одинаковыми. При этом сигнал на управляющей линии Запись служит как бы дополнительным разрядом адреса, выбирающим тот или иной порт.

 

Метод виртуальной памяти.

Применяя методы непосредственного расширения памяти микроЭВМ, следует помнить, что быстродействующая память не может наращиваться «безгранично» в основном из-за увеличения ее стоимости, потребляемой мощности, а также из-за снижения ее быстродействия.

Использование внешних накопителей на магнитных лентах, дисках, запоминающих устройств на цилиндрических магнитных доменах и других устройств подобного класса, позволяет увеличивать память машины до нескольких десятков или сотен миллиардов бит при вполне приемлемой стоимости и потребляемой мощности. Конечно, время обмена информацией с такими накопителями на несколько порядков выше, чем время обмена с ячейкой памяти внутреннего ОЗУ или ПЗУ.

Метод виртуальной памяти обеспечивает иллюзию «безграничной» оперативной памяти при вполне ограниченной ее физической емкости (например, 256К ячеек). Идея метода проста: в случае отсутствия в ОЗУ нужной информации в него «подкачивается» необходимая страница из внешнего накопителя, вытесняя одну из «старых» (давно не использовавшихся) страниц. Размер страницы может быть равен, например, 16К ячеек.

Механизм «подкачки» страниц поддерживается специальными аппаратными и программными средствами, скрытыми от пользователя. Поэтому пользователь считает, что в его распоряжении имеется оперативная память весьма значительной емкости, которая определяется разрядностью адресной шины.

Предположим, что процессор оперирует с адресным пространством 2³² ячеек, используя 32-разрядную адресную шину. Адреса, поступающие из процессора, называются логическими адресами. С точки зрения пользователя к процессору подключена обычная быстродействующая оперативная намять с временем доступа менее одной микросекунды и емкостью 2³²= 4,29 млрд ячеек. Вполне попятно, что создание памяти такой емкости и быстродействия при приемлемой стоимости и потребляемой мощности — задача, технически не осуществимая, по крайней мере, при существующей технологии. Да в этом и нет особой необходимости, в чем мы и убедимся.

Логический 32-разряднын адрес можно представить состоящим из двух частей: старшие 18 разрядов определяют номер N одной из 2¹⁸=256K страниц, с которой процессор собирается работать, а 14 младших разрядов М определяют одну из 2¹⁶= 16К ячеек на выбранной странице. Другими словами, в распоряжении пользователя имеются 256K страниц памяти, каждая из которых содержит 16К ячеек. На рис. 6.23 показана укрупненная функциональная схема аппаратного ядра виртуальной памяти. (Виртуальная память реализуется в виде совокупности аппаратных и программных средств: устройств ввода-вывода с соответствующими контроллерами, программ замены страниц и т. д.) На рис. 6.23 показаны следующие устройства, соединенные с магистралью связями, помеченными знаками *, для отражения факта их программной доступности: регистр логического адреса, ассоциативное запоминающее устройство ОЗУ, буферная память ОЗУ1, табличная память ОЗУ2.

Регистр логического адреса предназначен для хранения адреса, поступающего из процессора по магистрали. Ассоциативное запоминающее устройство содержит 16 ячеек, каждая из которых состоит из трех групп разрядов, или полей: поля номера логической страницы S (18 бит), поля номера локальной страницы L (4 бита) и поля признаков Р, характеризующих некоторые особенности соответствующего массива информации (страницы размеров 16К ячеек), такие, как возможность доступа по записи, факт недавнего использования, факт изменения содержимого и др.

 

Рис. 6.23. Схемная реализация «ядра» виртуальной памяти

 

Условием выдачи информации из некоторой ячейки ОЗУ является совпадение информации, поступившей из поля N регистра логического адреса, с информацией, хранившейся в поле S этой ячейки. При выявлении такого совпадения в любой из 16 ячеек на выходе Q ОЗУ формируется лог. 1, в противном случае — лог. 0.

Память ОЗУ1 организована в виде 16 «локальных» страниц с номерами 0000₂, 0001₂, ..., 1111₂. Каждая страница содержит 16К. 32-разрядных ячеек. Па вход ОЗУ1 поступает 18-разрядный адрес: четыре старших разряда поступают из поля L выбранной (при совпадении) ячейки ОЗУ и определяют номер одной из 16 локальных страниц; 14 младших разрядов — из поля М регистра логического адреса, они определяют адрес ячейки в пределах выбранной страницы. Память ОЗУ1 подключается к магистрали через связи Н только в том случае, когда Q=1, т. е. при условии, что в ОЗУ выбрана (по сравнению) одна на 16 ячеек. Память ОЗУ2 организована в виде 256К 32-разрядных ячеек и содержит таблицу соответствия логических страниц физическим.