Схема для тестирования демультиплексора на наборном поле блока испытания цифровых устройств А1

 

 

 

Тумблерами 0 и 1, подключенными к входам А0 и А1, задают номер используемого выхода демультиплексора. Сигнал на входе демультиплексора задают источником логических сигналов. Нажимая на кнопку источника сигналов, переключают сигнал на входе 1↔0 и наблюдают изменение состояния выходов с помощью блока индикаторов.

 

Перечень аппаратуры

 

Обозначение	Наименование	Тип	Параметры
G1	Однофазный источник питания		~ 220 В / 16 А
А1	Блок испытания цифровых устройств		Индикаторы и источники логических сигналов. Питание +5 В, 1 А
	Набор миниблоков	600.11	24 миниблока

 

Указания по проведению эксперимента

 

• Убедитесь, что устройства, используемые в эксперименте, отключены от сети электропитания.
• Соедините аппаратуру в соответствии со схемой электропитания.
• Соберите исследуемую логическую цепь на наборном поле блока испытания цифровых устройств А1.
• Включите устройство защитного отключения и автоматический выключатель в однофазном источнике питания G1.
• Включите выключатель «СЕТЬ» блока испытания цифровых устройств А1.
• Протестируйте работу логической схемы. При необходимости изменения исследуемой схемы отключите выключатель «СЕТЬ» блока испытания цифровых устройств А1, измените схему, включите выключатель «СЕТЬ».
• Соберите схемы тестирования мультиплексора и демультиплексора, и убедитесь, что они функционируют в соответствии с их описанием.
• С помощью мультиплексора реализуйте одну из 16 возможных логических функций двух переменных и экспериментально определите её таблицу истинности.

 

 

• По завершении работы отключите выключатель «СЕТЬ» блока испытания цифровых устройств А1 и автоматический выключатель в однофазном источнике питания G1.

 

 

4. Сборка и тестирование последовательностных узлов
цифровых устройств

4.1. Триггеры

 

- Логические схемы

- Схемы электрические соединений

- Перечень аппаратуры

- Указания по проведению эксперимента

Логические схемы

Триггер – последовательностное устройство, имеющее 2 устойчивых состояния и способное переключатся из одного состояния в другое под воздействием внешних сигналов. При отсутствии внешних сигналов триггер сохраняет свое состояние, что обуславливает его применение в качестве элемента памяти емкостью 1 бит.

В общем случае триггеры различных типов содержат элемент памяти и разнообразные комбинационные схемы формирования сигналов управления. Элемент памяти состоит из двух инверторов, охваченных глубокой положительной обратной связью, поэтому переход из одного состояния в другое происходит лавинообразно за очень короткое время.

В работе тестируются асинхронные RS и синхронные D, T, JK триггеры.

RS триггер – триггер с раздельной установкой состояния логического нуля и логической единицы. Общее обозначение двух вариантов RS триггеров и варианты их реализации на элементах ИЛИ-НЕ (а) и И-НЕ (б) показаны на рисунке.

 

 

а)

б)

 

На рисунке использованы следующие обозначения

- прямой выход триггера.

- инверсный выход триггера. Состояние инверсного выхода всегда противоположно состоянию прямого выхода .

- вход установки 1 на прямом выходе (Set). Для триггера (рис. а) переключение происходит при (прямой вход), а для триггера (рис. б) – при (инверсный вход, обозначен окружностью).

- вход установки 0 на прямом выходе (Reset). Для триггера (рис. а) переключение происходит при (прямой вход), а для триггера (рис. б) – при (инверсный вход, обозначен окружностью).

Данные RS триггеры являются асинхронными одноступенчатыми триггерами, переключение которых происходит непосредственно в момент изменения входных сигналов.

Таблица переходов RS триггера на элементах ИЛИ-НЕ (рис. а)

 

		Неопределенно

 

В таблице и обозначают, соответственно, текущее и последующее состояние триггера. Логическая функция переходов RS триггера на элементах ИЛИ-НЕ имеет вид

 

.

 

При выходы триггера . После одновременной установки состояние триггера неопределенно, возможно как , так и .

Таблица переходов RS триггера на элементах И-НЕ (рис. б)

 

		Неопределенно

 

Логическая функция переходов RS триггера на элементах ИЛИ-НЕ имеет вид

 

.

 

При выходы триггера . После одновременной установки состояние триггера неопределенно, возможно как , так и .

 

D триггер – триггер задержки (Delay), передающий информацию со входа на выход в момент появления синхронизирующего (тактирующего) импульса. В комплект миниблоков включен синхронный D триггер, выполненный на микросхеме 1533ТМ2 (74ALS74). Графическое обозначение D триггера приведено на рисунке.

 

 

На рисунке использованы следующие обозначения:

, - прямой и инверсный выходы триггера. Состояние инверсного выхода всегда противоположно состоянию прямого выхода .

- информационный (Data) вход триггера.

- вход синхронизации (Clock) триггера. Черточка на выводе входа С означает, что запись информации в триггер со входа происходит при переходе сигнала синхронизации из 0 в 1, т. е. при нарастании сигнала, при его положительном перепаде.

- асинхронный вход установки 1 на прямом выходе (Set) независимо от состояния сигналов и . Вход инверсный – изменение состояния триггера происходит при .

- асинхронный вход установки 0 на прямом выходе (Reset) независимо от состояния сигналов и . Вход инверсный – изменение состояния триггера происходит при .

Как и в триггере, одновременная подача сигналов запрещена, поскольку состояние триггера после установки неопределенно.

Таблица переходов D триггера. Переход из состояния в происходит при положительном перепаде сигнала .

 

 

 

T триггер – триггер со счетным входом, изменяющий свое состояние на противоположное при приходе управляющего импульса (или фронта импульса). В работе тестируется T триггер созданный на основе триггера. Соединение инвертирующего выхода с информационным входом приводит к тому, что триггер меняет свое состояние при каждом положительном перепаде сигнала на входе синхронизации (см. рисунок).

 

 

На рисунке использованы следующие обозначения:

, - прямой и инверсный выходы триггера. Состояние инверсного выхода всегда противоположно состоянию прямого выхода .

- информационный (Data) вход триггера.

- счетный вход (Toggle) триггера. Смена состояния триггера происходит при положительном перепаде сигнала на входе .

- асинхронный вход установки 1 на прямом выходе (Set) независимо от состояния триггера и сигнала . Вход инверсный – изменение состояния триггера происходит при .

- асинхронный вход установки 0 на прямом выходе (Reset) независимо от состояния триггера и сигнала . Вход инверсный – изменение состояния триггера происходит при .

Как и в триггере, одновременная подача сигналов запрещена, поскольку состояние триггера после установки неопределенно.

 

JK триггер – универсальный синхронный двухступенчатый триггер (1533ТВ9, 74ALS112). Триггер имеет синхронные входы (установка ) и (установка ). Смена состояния триггера происходит по отрицательному перепаду сигнала (переход из 1 в 0) на входе синхронизации . В отличие от триггера, при , триггер меняет свое состояние на противоположное ( ), т. е. работает как счетный триггер. Обозначение триггера приведено на рисунке.

 

 

На рисунке использованы следующие обозначения:

, - прямой и инверсный выходы триггера. Состояние инверсного выхода всегда противоположно состоянию прямого выхода .

- вход установки триггера в состояние .

- вход установки триггера в состояние .

- вход синхронизации триггера. Черточка на выводе входа С обозначает, что смена состояния триггера происходит при переходе сигнала синхронизации из 1 в 0, т. е. при уменьшении сигнала, при его отрицательном перепаде.

- асинхронный вход установки 1 на прямом выходе (Set) независимо от состояния триггера и сигналов , , . Вход инверсный – изменение состояния триггера происходит при .

- асинхронный вход установки 0 на прямом выходе (Reset) независимо от состояния триггера и сигналов , , . Вход инверсный – изменение состояния триггера происходит при .

Как и в триггере, одновременная подача сигналов запрещена, поскольку состояние триггера после установки неопределенно.

 

Таблица переходов триггера при .

 

Переход из состояния в происходит при отрицательном перепаде сигнала на входе синхронизации .

Схемы электрические соединений