Программируемое устройство прямого доступа к памяти (КР580ВТ57).
Устройство представляет собой четырехканальный программируемый контроллер, используемый в микропроцессорных системах, построенных на основе МП БИС КР580ИК80. Устройство позволяет осуществлять двунаправленный обмен массивами данных емкостью до 16К байт между ЗУ и любым из четырех ВУ без участия МП БИС. При одновременном поступлении запросов от ВУ программируемая логика схемы позволяет выбирать наивысший по приоритету канал прямого доступа к памяти (КПДП). Начало режима обмена по КПДП инициируется с помощью подачи сигнала З.ЗХ на вход МП БИС. После получения подтверждения Направления обмена данными, а также режим работы устройства задаются с помощью программы ее начальной установки. Упрощенная структура микросхемы КР580ВТ57 приведена на рис. Схема содержит четыре одинаковых канала, обеспечивающих ПДП (К0 — К3). Каждый канал включает в себя по два 16-разрядных регистра адреса ПДП и конца счета. В процессе выполнения программы начальной установки в регистр адреса должен быть записан начальный адрес памяти, к которому будет обращаться ВУ по КПДП. В младшие 14 разрядов регистра конца счета записывается число, на единицу меньшее длины передаваемого массива. Старшие два разряда регистра конца счета используются для задания режима работы канала. После передачи очередного данного по КПДП содержание регистра адреса автоматически увеличивается, а содержание регистра конца счета
Рисунок 2.3.6 - Упрощенная структура микросхемы КР580ВТ57 (а), ее условное обозначение (б)
Содержание этих разрядов изменяется с помощью программы начальной установки, записываемой в схему между циклами обмена данными по КПДП. Каждый канал ПДП имеет свой вход запроса (ЗПДП0 — ППДП0 — ППДП3 — выходы, задействованные для информирования ВУ о его выборе для обмена данными по КПДП. Д7 — Д0 — двунаправленная МД, по которой происходит обмен Отметим, что в обмене данными между ВУ и ЗУ двунаправленная МД не участвует. А3— А0 — младшие разряды двунаправленной МА При записи в схему программы начальной установки, а также чтения содержания регистров используются как входы для выбора регистра, с которым будет происходить обмен информацией. При работе в цикле ПДП по ним выводятся младшие четыре разряда кода адреса. А7 — А4 — однонаправленные МА с тремя состояниями, по которым выводятся соответственно разряды А7 — А4 кода адреса. Зп.ВВ (запись ввод-вывод) — двунаправленный управляющий Чт.ВВ (чтение ввод-вывод) — двунаправленный управляющий Таким образом, выводы Чт ВВ, Зп.ВВ схемы подключаются к ВУ Чт.ПАМЯТЬ (чтение память) — выход для чтения данных из памяти Зп.ПАМЯТЬ (запись память) — выход для записи данных в память. МАРК (маркер 128-го цикла) — выход, на котором появляется ГОТОВ (готовность) — управляющий вход, используемый при ЗПДП0 — ЗПДП3 (запрос ПДП) — входы, на которые ВУ подают сигналы запросов на получение цикла ПДП. ППДП0 — ППДП3 (подтверждение ПДП) — выход схемы, используемый для информирования ВУ о его выборе для обмена информацией в цикле ПДП. КС (конец счета) — выход, единичный импульс, на котором указывает ВУ, что текущий цикл обмена по КПДП является последним при передаче массива данных. Единичный импульс на выходе КС будет формироваться на интервале времени, когда в 14 младших разрядах регистра конца счета будет записан «0». При наличии «1» в разряде Д6 регистра управления по окончании последнего цикла Р.АД (разрешение адреса) — выход, сигнал на котором отключает все магистрали микроЭВМ от МП БИС, также используется для записи старших восьми разрядов кода адреса в буферный регистр адреса и отключения схем выборки ВУ. При работе в режиме ПДП выборка ВУ для обмена данными осуществляется с помощью выходных сигналов на ППДП0 — ППДП3. СТ.АД (строб адреса) — выход, на котором формируется сигнал, ВУ (выбор устройства) — вход выбора данной схемы. Нулевой СБРОС — вход начальной установки схемы. Подача единичного С (синхронизация) — вход синхросигнала Ф2. З.ЗХ (запрос захвата) — сигнал с этого выхода схемы подается П.ЗХ (подтверждение захвата) — вход, на который подается При работе с МП БИС блок логики Чт/Зп дешифрирует младшие Ввиду того, что старшие восемь разрядов адреса (A0 - A7) должны быть записаны в буферном регистре, схема КР580ВТ57 подключается к микроЭВМ совместно с каким-либо буферным регистром.
Рисунок 2.3.7 – Схема подключения
Для организации временных интервалов при работе микроЭВМ может быть использован любой счетчик сигнала, работающий на сложение или Для организации временных интервалов
Популярное: Личность ребенка как объект и субъект в образовательной технологии: В настоящее время в России идет становление новой системы образования, ориентированного на вхождение... Генезис конфликтологии как науки в древней Греции: Для уяснения предыстории конфликтологии существенное значение имеет обращение к античной... Как вы ведете себя при стрессе?: Вы можете самостоятельно управлять стрессом! Каждый из нас имеет право и возможность уменьшить его воздействие на нас... ©2015-2024 megaobuchalka.ru Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. (262)
|
Почему 1285321 студент выбрали МегаОбучалку... Система поиска информации Мобильная версия сайта Удобная навигация Нет шокирующей рекламы |