Схема НЕ (инвертор) реализует операцию отрицания.

Связь между входом х этой схемы и выходом z можно записать соотношением z = х, где х читается как «не х» или «инверсия х».

Если на входе схемы 0, то на выходе 1. Когда на входе 1, на выходе 0. Условное обозначение инвертора - на рисунке 3, а таблица истинности — в таблице 3.

                                                                                                                                                                      

                                                                                 Таблица 3                            

Х	Х
0     1	1     0

Х                         Х                                            Рис.3

                                                                           

 

 

    

Схема И-НЕ состоит из элемента И и инвертора и осуществляет от­ рицание результата схемы И.

Связь между выходом z и входами х и у схемы записывают дующим образом: z = х*у, где ху читается как «инверсия х и у».

 

                                                                                        Таблица 4

                                                                                                                                                                             

Х	У	Х*У
0 0 1 1	0 1 0 1	1      1      1      0

Х                                 Х*У        У                                                                    Рис.4

 

 

Условное обозначение схемы И-НЕ представлено на рисунке 4, а таблица истинности схемы И-НЕ — в таблице .4.

Схема ИЛИ-НЕ состоит из элемента ИЛИ и инвертора и осуществляет отрицание результата схемы ИЛИ.

Связь между выходом z и входами х и у схемы записывают

следующим образом: z = xvy, где xvy читается как « инверсия х

или у». Условное обозначение схемы ИЛИ-НЕ представлено на ри­сунке 5, а таблица истинности схемы ИЛИ-НЕ — в таблице 5      

                                                                   Таблица 5                                                                                    

Х	У	ХvУ
0 0 1 1	0 1 0 1	1       0       0       0

 

Что такое триггер

Триггер — это электронная схема, широко применяемая в регистрах компьютера для надежного запоминания одного разряда двоичного кода. Триггер (имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю).

 

Термин «триггер» происходит от английского слова trigger — защелка, спусковой крючок. Для обозначения этой схемы в англий­ском языке чаще употребляется термин flip-flop, что в переводе оз­начает «хлопанье». Это звукоподражательное название электронной схемы указывает на ее способность почти мгновенно переходить (пе­ребрасываться) из одного электрического состояния в другое и на­оборот.

Самый распространенный тип триггера — так называемый
RS-триггер (S и R соответственно от английских слов set — установ­
ка и reset-сброс). Условное обозначение триггера — на

рисунке .6. Он имеет два симметрич­ных входа S и R и два симметрич­ных выхода Q и Q, причем выходной сигнал Q является логическим отрица­нием сигнала Q. На каждый из двух входов S и R могут подаваться вход­ные сигналы в виде кратковременных импульсов (_ГП_). Наличие импульса на входе будем считать единицей, а его отсутствие — нулем.

 

На рисунке .7 показана реализация триггера с помощью вентилей ИЛИ-НЕ, в таблице 6 — соответствующая таблица истин­ности.

Таблица 6

 

 

S	R	Q	Q
0	0	Запрещено
0	1	1	0
1	0	0	1
1	1	Хранение бита

 

Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ-НЕ (см. табл. 5.5).

Если на входы триггера подать S=«l», R = «0», то (независимо от состояния) на выходе Q верхнего вентиля появится «О». После это­го на входах нижнего вентиля окажется R =«0», Q =«0» и выход Q станет равным «1».

Точно так же при подаче «0» на вход S и «1» на вход R на выхо­де Q появится «0», а на Q — «1».

Если на входы R и S подана логическая «1», то состояние Q и Q не меняется.

Подача на оба входа R и S логического «0» может привести к не­однозначному результату, поэтому эта комбинация входных сигналов запрещена.

Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта соответственно 8 • 2¹⁰ = 8192 триггеров. Со­временные микросхемы памяти содержат миллионы триггеров.

 

Что такое сумматор

 

 

	Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

 

 

Сумматор служит прежде всего центральным узлом арифме­тико-логического устройства компьютера, однако он находит приме­нение также и в других устройствах машины.

Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комби­ нацию одноразрядных сумматоров, с рассмотрения которых мы и нач­нем. Условное обозначение одноразрядного сумматора приведено на рисунке .8.

 

А  ПС     В   ПВЫХ ПВХ S

ai     bi                                                     Pi Pi-1                                                                                   ci

                                                                                                                                                           

 

При сложении чисел А и В в одном i-м разряде приходится иметь дело с тремя цифрами:

1) цифра а. первого слагаемого;

2) цифра Ь. второго слагаемого;

3) перенос р₍_, из младшего разряда.

В результате сложения получаются две цифры:

1) цифра с. для суммы;

2)перенос p_i из данного разряда в старший

 

Таким образом, одноразрядный двоичный сумматор есть уст­ ройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности (табл. 7):

Таблица .7

 

 

Входы			Выходы
Первое слагаемое	Второе слагаемое	Перенос	Сумма	Перенос
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 1 0 1 0 0 1	0 0 0 1 0 1 1    1

 

Если требуется складывать двоичные слова длиной два и бо­лее бит, то можно использовать последовательное соединение таких сумматоров, причем для двух соседних сумматоров выход переноса одного сумматора является входом для другого.

Например, схема вычисления суммы С = (с₃ с₂ с, с₀) двух двоичных трехразрядных чисел А = (а₂ а, а₀) и В = (b₂ b, Ь_о) мо­жет иметь вид, как показано на рисунке .9.