Проектирование цифрового устройства

Проектирование цифрового устройства начинается с создания нового файла (design file) проекта или иерархической структуры нескольких файлов проекта с использованием редакторов разработки проекта в системе MAX+plus II, т.е. графического, текстового и сигнального редакторов.

Спроектируем устройство заданное упрощённым булевым выражением:

.

Чтобы спроектировать данное устройство, используем стандартные логические элементы: четыре элемента NOT, семь элементов AND и один элемент OR. Т.к. в библиотеке примитивов MAX+plus II нет семивходового элемента OR создадим его сами, используя MegaWizard Plug-In Manager.

2.2.4 Создание элемента в MegaWizard Plug-In Manager.

Выбираем MegaWizard Plug-In Manager из меню File. В появившемся окне нужно поставить галочку напротив Create a new custom megafunction variation и нажать Next.

 

Рисунок 2.13 – Первый шаг в создании мегафункции

В следующем окне требуется выбрать мегафункцию, на базе которой будет создан новый элемент, язык описания выходного файла и его имя.

Выберем в разделе Схемы (Gates) мегафункцию LPM_OR и выходной файл – AHDL. Назовём мегафункцию or7.

 

Рисунок 2.14 – Второй шаг в создании мегафункции

 

Нажав Next – попадём на третью страницу создания мегафункции.

 

Рисунок 2.15 – Третий шаг в создании мегафункции

 

В этом окне нужно выбрать количество входов для данных, ширину входных данных (в битах), а также можно задать отображение выводов как шин и сделать размеры символа как можно меньше.

Укажем количество входов – 7, ширину входных данных – 1 бит.

Нажав на кнопку Finish – закончим создание мегафункции. Если нажать на Next, то можно увидеть какие файлы были созданы для данной мегафункции и закончить работу.

2.2.5 Создание исходных данных для проектирования устройства.

Сначала нужно нарисовать принципиальную схему в графическом редакторе Graphic Editor MAX+plus II. Исходя из приведённого булева выражения получается схема (рисунок 2.16).

 

Рисунок 2.16 – Принципиальная схема устройства

 

Запускается Graphic Editor из меню MAX+plus II. Рисуем принципиальную схему, используя библиотеку символов MAX+plus II, которая открывается по двойному нажатию левой кнопки мыши (рисунок 2.17).

 

 

Рисунок 2.17 – Выбор символов

 

В результате получаем графический файл проекта project.gdf (рисунок 2.18).

Рисунок 2.18 – Окно графического редактора со схемой

 

Теперь, когда схема нарисована, можно подать на её входы сигналы. Подадим сигналы в соответствии с таблицей истинности, полученной из булева выражения.
Таблица 2.2 – Таблица истинности

Входы				Выход
D	C	B	A	Y
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

 

Используя сигнальный редактор (Waveform Editor) MAX+plus II задаём входные сигналы (A, B, C, D)и обозначаем выход схемы (Y) (рисунок 2.19).

 

Рисунок 2.19 – Окно сигнального редактора с входными сигналами

2.2.6 Компиляция проекта

Таким образом мы задались входными данными. Теперь можно начать процесс реализации данного устройства на ПЛИС фирмы Altera.

Сначала выполним компиляцию проекта. Для этого выберем на инструментальной панели пиктограмму Compiler. В компиляторе, в меню Processing нужно выбрать пункт Generate AHDL TDO File, чтобы сформировать AHDL описание. Нажав кнопку Start, запускаем компиляцию. По окончании компиляции можно видеть какие файлы были сформированы, какое семейство и конкретное устройство были выбраны автоматически. Также выводится сообщение об успешном прохождении компиляции (рисунок 2.20).

Рисунок 2.20 – Компиляция проекта

 

Компилятор генерирует файл отчёта (.rpt) (report file), в котором задокументирована информация о разбиении проекта, именах входных и выходных контактов, временных параметрах проектах и неиспользованных ресурсах для каждого устройства в проекте. Он также автоматически формирует файл трассировки (.fit). В нём документируются назначения ресурсов и устройств для всего проекта, а также информация о трассировке. Компилятор создаёт файл (.snf) для функционального тестирования и тестирования временных параметров в симуляторе.

2.2.7 Верификация проекта

Дальше следует заняться верификацией проекта. Для этого используем симулятор (Simulator), анализатор временных параметров (Timing Analizer) и сигнальный редактор
 (Waveform Editor).

Чтобы узнать временные задержки сигнала при прохождении от входа к выходу используем анализатор временных параметров, который запускается пиктограммой с инструментальной панели.

 

Рисунок 2.21 – Завершение временного анализа

 

Симулятор запускается посредством выбора на инструментальной панели пиктограммы “Simulator”. Полученный в процессе компиляции файл SNF загружается автоматически при открытии симулятора. В качестве источника входных векторов используется графический сигнальный файл каналов тестирования – Simulator Channel File (.scf), созданный в сигнальном редакторе. Нажав “Start” – проведём тестирование логических операций и внутреннюю синхронизацию проекта.

 

Рисунок 2.22 – Завершение симуляции

 

По завершении симуляции проекта откроем файл SCF кнопкой Open SCF.

 

Рисунок 2.23 – Смоделированные значения выходного сигнала

 

Выбрав в меню File команду Create Table File можно сформировать табличный файл, содержащий результаты моделирования, с расширением .tbl, который можно просматривать в текстовом редакторе.

Сравнив параметры выходного сигнала с таблицей истинности, можно сказать, что устройство, реализованное на ПЛИС Altera семейства MAX7000 – EPM7032LC44-6, работает правильно.