Особенности приемопередатчика:

· совместимость с 2.4 ГГц IEEE802.15.4;

· процессор шифрования по стандарту AES с длиной ключа 128 бит;

· MAC-ускоритель, поддерживающий форматирование пакетов, вычисление контрольной суммы, проверку адреса, автоответ;

· система управления энергопотреблением, включающая таймер сна;

· рабочее напряжение 2.2–3.6 В;

· ток потребления в режиме глубокого сна < 0.4 мкА;

· ток потребления в спящем режиме (при активном таймере сна) < 1.5 мкА;

· требует минимум внешних компонентов;

· ток потребления в режиме TX (передача) 34 мА;

· ток потребления в режиме RX (прием) 34 мА;

· чувствительность приемника -97 дБм;

· выходная мощность передатчика +3 дБм.

 

Особенности микроконтроллера:

· 32-битный RISC-процессор с тактовой частотой 16 МГц (32 MIPS) и низким потреблением энергии;

· 8, 16, 32 или 96 кБ RAM, в которой хранятся временные данные и (опционально) программный загрузчик;

· 192 кБ ROM, содержащей код программы, включая стек протоколов;

· 48-байтный OTP eFuse, хранящий MAC ID, который позволяет организовать шифрование по стандарту AES;

· АЦП: 4 входа, 12 разрядов; 2 11-разрядных ЦАП, 2 компаратора, 2 программируемых таймера/счетчика, 3 системных таймера;

· 2 интерфейса UART (один – для внутрисхемной отладки);

· интерфейс SPI;

· двухпроводной последовательный интерфейс;

· 21 порт ввода/вывода.

 

1.1. Беспроводной микроконтроллер

Приложения, которые передают данные по беспроводному каналу, являются более сложными чем передающие по проводному. Беспроводные протоколы требуют строгих частот, форматов данных, синхронизации передач данных, безопасности и др. Прикладная разработка должна выполнить эти требования в дополнение к функциональным возможностям продукта и пользовательским интерфейсам. Чтобы минимизировать эту сложность, Jennic предоставляет серию программных библиотек, которые управляют приемопередатчиком и внешними устройствами JN513x. Эти библиотеки с функциями, названными Интерфейсом прикладного программирования (API), устраняют потребность разработчика в знании беспроводных протоколов и очень упрощают программирование режимов мощности, прерываний и аппаратных функциональных возможностей. Кроме того, JN513x будет запрограммирован на языке высокого уровня C, отладка будет производиться с использованием комплекта разработчика программного обеспечения серии JN5.

Ввиду вышеизложенного, тонкости JN513x не представлены курсовом проекте. Доступ ко всем внешним устройствам получен с использованием вызовов API из периферийной библиотеки. Такие вызовы отформатированы шрифтом курьера например vAHI_Init ().

Совместимая беспроводная сеть IEEE802.15.4 может быть разработана, используя библиотеку MAC IEEE802.15.4. Эту библиотеку могут использовать непосредственно как простые (точка-точка, звезда или дерево) беспроводные сети так и более сложные беспроводные ячеистые сети, такие как ZigBee, или IPv6.

 

1.2. Беспроводной приемопередатчик

Беспроводный приемопередатчик высоко интегрирован, и совместно с MAC библиотекой IEEE802.15.4 требует небольшого количества знания RF или беспроводного дизайна.

Беспроводный приемопередат[1]чик включает 2.45GHz радио-блок, модем O-квадратурной-фазовой-модуляции, контроллер полосы немодулированных частот и сопроцессор безопасности. Радио-блок содержит 200 Ω дифференциальный порт антенны, компоненты которого находятся в микросхеме. Это позволяет подключать дифференциальную антенну непосредственно к порту, минимизируя стоимость системы. Подключение к антенне может быть достигнуто с использованием 200/50 Ω 2.45GHz симметричного трансформатора. Кроме того, радио-блок также имеет выход для контроля переключения передачи-приема внешними устройствами, такими как усилители мощности.

Сопроцессор безопасности обеспечивает аппаратную обработку 128-битового AES-CCM, CBC¹, CTR и CCM, определенных стандартом 802.15.4b. Обработка происходит во время передачи и приема, требуя минимального вмешательства центрального процессора. Она также доступна для автономного использования под программным управлением для шифровки и расшифровки пакетов, сгенерированных программными уровнями, такими как пользовательские приложения и Zigbee. Это означает, что реализация данных алгоритмов может быть снята с центрального процессора, увеличивая его пропускную способность для пользовательских приложений.

Элементы приемопередатчика (радио-блок, модем и процессор полосы немодулированных частот) взаимодействуют для обеспечения 802.15.4 MAC (управление доступом к предающей среде) под управлением стека протокола, поставляемым с устройством как программная библиотека. Приложения, использующие функциональные возможности IEEE802.15.4, могут быть быстро разработаны, сочетая разработанное пользователем прикладное программное обеспечение с этой библиотекой.

 

1.3. Процессор и память

32-разрядный центральный процессор RISC позволяет выполнять программное обеспечение. Его возможности разделяется между обработкой протокола MAC IEEE802.15.4, других протоколов более высоких уровней и пользовательских приложений. JN513x имеет объединенную архитектуру памяти: программный код, данные, периферийные устройства и порты ввода - вывода организованы в пределах одного линейного адресного пространства.

Устройство содержит 192 КБ ROM; 8 КБ, 16 КБ, 32 КБ или 96 КБ RAM (в зависимости от модели) и 48-байтовой OTP eFuse память.

1.4. Периферия

Микросхеме содержатся следующие внешние устройства:

· Ведущий порт SPI с пятью выводами выбора ведомых устройств;

· Два интерфейса UART;

· Два программируемых таймера/счетчика с возможностью сбора данных;

· Два программируемых таймера пробуждения и таймер тактов;

· Двухпроводный последовательный интерфейс (совместимый с SMbus и I2C);

· Подчиненный порт SPI (мультиплексный с DIO);

· 21 линия DIO (мультиплексные с UART, таймерами и линиями выбора устройств SPI);

· Четырехканальный 12-битовый, 100 Кбит/с АЦП;

· Два 11-битовых ЦАП;

· Два программируемых аналоговых компаратора;

· Внутренний температурный датчик и датчик состояния батареи.

Пользовательские приложения обращаются к внешним устройствам, используя аппаратную периферийную библиотеку совместно с API. Это позволяет приложениям использовать проверенное и легко понятое представление внешних устройств, позволяя вести быструю разработку систем.

1.5. Блок-схема микроконтроллера

 

На рис. 2 изображена блок-схема микроконтроллера JN513x

 

 

Рис. 2. Блок-схема микроконтроллера

2. Контакты

 

2.1. Расположение контактов

 

Рис. 3. Расположение контактов JN513х

2.2. Назначение контактов

 

№ вывода (штырька)	Источники питания		Описание
3, 13, 15, 21 28, 35, 40	VB_DIG2, VB_SYN, VB_VCO, VB_RF, VB_A, VB_DIG1, VB_MEM		Подключение сглаживающих конденсаторов
16, 49	VDD1, VDD2		Напряжение питания: VDD1-аналоговых схем, VDD2-цифровых схем
7, 9, 10, 39 Подложка	VSS2, VSS3, VSSS, VSS1, VSSA		Общая шина («земля»)
	Общ ее
8	RESETN		Вход/выход сброса
11, 12	XTALOUT, XTALIN		Подключение тактового генератора
	Радио-блок
14	VCOTUNE		Внешний контурный фильтр
19	IBIAS		Управление током смещения
20, 22	RFP, RFM		Дифференциальный порт антенны
	Аналоговая периферия
24, 25, 26, 27	ADC1, ADC2, ADC3, ADC4		Входы аналого-цифрового преобразователя
23	VREF		Внешнее опорное напряжение аналоговой периферии
29, 30	DAC1, DAC2		Выходы ЦАП
17, 18, 31, 32	COMP1M, COMP1P, COMP2P, COMP2M		Входы компараторов
	Цифровой ввод-вывод
	Основная функция	Альтернативные функции
33	SPICLK		Синхронизация SPI
36	SPIMOSI		Выход данных SPI
34	SPIMISO		Вход дынных SPI
37	SPISEL0		Выбор устройства SPI 0
38	DIO0	SPISEL1	DIO0 или выбор устройства SPI 1
41	DIO1	SPISEL2	DIO1 или выбор устройства SPI 2
42	DIO2	SPISEL3, RFRX	DIO2 или выбор устройства SPI 3 или выход контроля приема радиосигнала
43	DIO3	SPISEL4, RFTX	DIO3 или выбор устройства SPI 3 или выход контроля передачи радиосигнала
44	DIO4	CTS0	DIO4 или вход CTS UART 0
45	DIO5	RTS0	DIO5 или выход RTS UART 0
46	DIO6	TXD0	DIO6 или выход данных UART 0
47	DIO7	RXD0	DIO7 или вход данных UART 0
48	DIO8	TIM0CK_GT	DIO8 или вход управления таймера 0
50	DIO9	TIM0CAP,CLK32K	DIO9 или вход сбора данных таймера 0 или внешний генератор на 32 кГц
51	DIO10	TIM0OUT	DIO10 или выход PWM таймера 0
52	DIO11	TIM1CK_GT	DIO11 или вход управления таймера 1
53	DIO12	TIM1CAP	DIO12 или вход сбора данных таймера 1 или разнообразие антенн
54	DIO13	TIM1OUT	DIO13 или выход PWM таймера 1 или разнообразие антенн
55	DIO14	SIF_CLK, IP_CLK	DIO14 или синхронизация SIF или вход синхронизации IP
56	DIO15	SIF_D, IP_DO	DIO15 или данные SIF или выход данных IP
1	DIO16	IP__ DI	DIO16 или вход данных IP
2	DIO17	CTS1, IP_SEL	DIO17 или вход CTS UART 1 или вход выбора IP
4	DIO18	RTS1, IP_INT	DIO18 или выход RTS UART 1 или выход прерывания IP
5	DIO19	TXD1	DIO19 или выход данных UART 1
6	DIO20	RXD1	DIO20 или вход данных UART 1

 

3.Центральный процессор

 

Центральный процессор JN513x - 32-разрядный типа RISC. Отвечает трем ключевым требованиям:

· Потребление малой электрической энергии;

· Высокая эффективность реализации беспроводного протокола и в то же самое время сложных приложений;

· Эффективное кодирование языков высокого уровня, таких как C/C ++

Процессор взаимодействует с линейным 32-разрядным логическим адресным пространством с объединенной архитектурой памяти, т.е. обращаясь и к коду и к данным в одном адресном пространстве. Регистры периферийных модулей, таких как таймеры, UART и процессор полосы немодулированных частот также находятся в общей памяти.

Центральный процессор содержит блок из 32 32-разрядных регистров общего назначения (GP) вместе с небольшим количеством регистров специального назначения, которые используются для хранения состояния процессора и контроля обработки прерываний. Содержимое любого регистра GP может быть загружено из или сохранено в память; арифметические и логические операции, операции сдвига и вращения, сравнения со знаком и без знака могут быть выполнены между двумя регистрами с сохранением результата в третьем. Возможны операции между регистрами и константой, присутствующей в команде. Операции между регистрами общего или специального назначения выполняются в одном цикле (16/32MHz).

Набор команд способен манипулировать 8, 16 и 32-разрядными данными; это означает, что программы могут использовать объекты этих размеров очень эффективно. Манипуляция 32-разрядной величиной особенно полезна для протоколов и высокопроизводительных приложений, позволяя выполнить алгоритмы в меньшем количестве команд и в меньшем количестве тактовых циклов, чем при работе со словами меньшей длины.

Набор команд создан для эффективной реализации языков высокого уровня, таких как C. Доступ к полям в сложных структурах данных очень удобен из-за использования нескольких способов адресации совместно со способностью использовать любой из регистров GP, для хранения адреса объекта. Передача параметров подпрограмме также сделана более эффективной за счет использования регистров GP, вместо того, чтобы помещать передаваемые объекты в стек. Рекомендуется программировать JN513x на языке C, поддерживаемым программным комплектом разработчика, включающий компилятор C, компоновщик и отладчик.

Архитектура центрального процессора также содержит особенности, которые делают процессор подходящим для работы с приложениями реального времени. В некоторых приложениях может быть необходимо использование операционной системы реального времени для выполнения множественных задач. Чтобы обеспечить защиту ресурсов всего устройства, изменяемых одной задачей и затрагиваемых другой, процессор может работать или в привилегированном или непривилегированном режиме. Первый разрешает доступ ко всем регистрам процессора, в то время как последний позволяет управлять только регистрами GP. Привилегированный режим используется при сбросе или обработке прерываний; пользовательские задачи обычно работают в непривилегированном режиме в среде RTOS.

Встроенные приложения требуют эффективной обработки внешних аппаратных событий. Обработка прерываний (включая сброс и обработку прерываний) расширена включением многих регистров специального назначения, в которые скопированы PC и содержимое регистра состояния как часть операции обработки прерываний. Это означает, что основные регистры для обработки особых ситуаций сохранены в одном цикле, что быстрее по сравнению с более медленным методом сохранения их в стек процессора. PC также загружается по векторному адресу прерывания, позволяя обработчику прерывания начать обработку уже в следующем цикле.

Для уменьшения потребляемой мощности JN513x может работать в различных режимах. Один из этих режимов - режим дремоты центрального процессора под программным управлением: процессор может быть отключен, при поступлении прерывания проснуться, чтобы обработать его.

Тактовая частота центрального процессора может быть удвоена, используя 2x синхронизацию. Использование 2x режима синхронизации позволяет центральному процессору, тактируемому в 32 МГц, выполнять 32 миллиона операций в секунду.

 

4. Организация памяти

 

Этот раздел описывает блоки памяти, находящиеся внутри JN513x. Устройство содержит ROM, RAM, память OTP, память беспроводного приемопередатчика и внешних устройств в пределах одного линейного адресного пространства (рис. 4).

Рис. 4. Организация памяти JN513x

4.1. ROM

 

ROM имеет объем 192 КБ, организовано как 48 КБ x 32-разрядные слова, доступные центральному процессору в единственном тактовом цикле. Содержимое ROM изменяется в зависимости от версий устройства для поддержки разных стеков протокола и приложений; все версии по умолчанию содержат таблицу векторов прерываний и менеджера по обработке прерываний Типичное содержимое ROM, содержащее стек протокола ZigBee, изображено на рис. 5.

 

Рис. 5. Содержимое ROM

 

4.2. RAM

JN513x содержит 8 КБ, 16 КБ, 32 КБ или 96 КБ высокоскоростной оперативной памяти, организованной как 2 КБ, 4 КБ, 8 КБ или 24 КБ x 32-разрядные слова. Она может использоваться и для хранения кода и для хранения данных, она доступна центральному процессору в единственном тактовом цикле. При сбросе загрузчик управляет загрузкой сегментов кода и данных из внешней памяти через порт SPI в оперативную память. Программное обеспечение может управлять источником питания оперативной памяти, позволяющим хранить данные без потери в спящем режиме, когда другие части устройства не задействованы.

 

4.3. Память OTP eFuse

 

JN513x содержит 48 байтов eFuse памяти. Это программируемая память, которая организована как 12 x 32-разрядных слов, 4 слова зарезервированы Jennic, 2 из которых содержат адрес MAC. Оставшиеся 8 слов программируются пользователем, предназначены для хранения конфигурации и информации о продукте. Если используется кодирование внешней памяти, тогда 4 слова пользователя eFuse используются для хранения ключа.

Для надежной операции программирования минимальное напряжение питания должно составлять 3.6V. Если это условие не удовлетворено, то надежное программирование не может быть гарантировано.

4.3. Внешняя память

 

Внешняя память с интерфейсом SPI может использоваться для хранения кода программы и данных для устройства, когда источник питания схемы отсутствует. Память связана с контроллером интерфейсом SPI и линии SPISEL0 выбора; эта линия выделена внешнему интерфейсу памяти и не доступна для использования другими внешними устройствами (рис. 6).

 

Рис. 6. Подключение внешней памяти

 

После сброса содержимое этой памяти копируется в оперативную память программным загрузчиком. Многие типы устройств памяти могут использоваться с загрузчиком JN513x, если они соответствуют формату команд чтения, посылаемых загрузчиком по интерфейсу SPI.

 

4.4.1. Обеспечение кодирования внешней памяти

 

Содержимое внешней памяти может быть надежно зашифровано для предотвращения копирования. Процессор безопасности AES совместно с пользовательским программируемым 128-битовым ключом шифрования используется для зашифровки содержимого внешней памяти. Ключ шифрования сохранен в eFuse. Первоначально после программирования, кодирование выключено, и система продолжает работать в незащищенном режиме. Включение кодирования через программное управление приводит к тому, что все операции программирования будут требовать идентификации.

В процессе загрузки кода программы из внешней памяти JN513x автоматически обращается к ключу шифрования, чтобы выполнить процесс расшифровки. Пользовательский код программы не должен вмешиваться в процесс расшифровки.

5. Синхронизация системы

 

Два отдельных генератора используются для обеспечения системы импульсами синхронизации (синхроимпульсами): один – внешний на 16 МГц с кварцевой стабилизацией, другой - внутренний RC- генератор на 32 кГц.

 

5.1. Генератор на 16 МГц

 

Внешний кварц подключается к штырькам XTALIN и XTALOUT. Эти же штырьки через развязывающие конденсаторы емкостью 15 пФ соединены с общей шиной (рис. 7).

Рис. 7. Подключение внешнего кварцевого резонатора

 

Импульсы этого генератора, обеспечивают синхронизацию большинства подсистем JN513x, включая приемопередатчик, процессор, память, цифровые и аналоговые внешние устройства. Синхронизация процессора, оперативной памяти и ROM более эффективна при удвоенной частоте, т.е. 32 МГц.

 

5.1. Генератор на 16 МГц

 

Внутренний RC генератор на 32 кГц не требует никаких внешних компонентов. Он обеспечивает низкочастотную синхронизацию для использования в спящем режиме. Его импульсы используются во время сброса и для расчета длины периода бездействия. Погрешность частоты генератора составляет ±30 %. Для учета погрешности программным образом получается коэффициент калибровки.

В качестве генератора на 32 кГц, используемого при работе таймеров бездействия, можно использовать внешний задающий генератор на 32 кГц, подключив его к выводу CLK32K (DIO9). Это позволяет использовать более стабильные модели генераторов.

6. Сброс

 

Системный сброс устанавливает устройство в исходное состояние и вынуждает центральный процессор начинать выполнение программы с вектора сброса. Процесс сброса, проходящий в JN513x, следующий:

При подаче напряжения питания, генератор на 32 кГц запускается и стабилизируется, что занимает приблизительно 100 μsec. В этот момент включается кварцевый генератор на 16 МГц. Логические блоки пребывают в состоянии сброса, пока кварцевый генератор на 16 МГц не стабилизируется, обычно это занимает 2.5ms.

Как только генератор стабилизировался, завершается выполнение внутреннего сброса процессора и периферии, центральный процессор начинает выполнять код, содержащийся в векторе сброса, состоящий из кода инициализации и затем резидентского загрузчика.

JN513x имеет четыре источника сброса:

· Внутренний сброс включения питания;

· Внешний сброс;

· Программный сброс;

· Сброс при обнаружении кратковременного провала напряжения питания.

 

6.1. Внутренний сброс включения питания

 

Когда напряжение питания подано на устройство, схема сброса включения питания контролирует повышение напряжения VDD. Когда VDD достигает определенного порога, генерируется сигнал сброса, что может наблюдаться на выводе RESETN (рис 8). Начинается внутренний сброс, после которого начинает работу процессор.

Рис. 8. Временные диаграммы внутреннего сброса включения питания

Если приложение требует отслеживания сбоя источника питания, то есть выключение с повторным включением VDD, важно, чтобы конденсаторы цепи питания были полностью разряжены, прежде чем VDD снова появится. Отказ от этого требования может не произвести сброс схемы при повторном включении питания. Если разряд конденсаторов труднодостижим, рекомендуется использовать внешнюю схему сброса, как показано на рис. 9.

 

Рис. 9. Внешняя схема сброса включения питания

 

Внешний резистор и конденсатор обеспечивают операцию сброса при соединении их с выводом RESETN.

 

6.2. Внешний сброс

 

Внешний сброс осуществляется при подаче лог. «0» на вывод RESETN. Ширина импульса сброса должна быть больше минимально допустимой во время активного или спящего режима. Короткие импульсы не гарантируют сброс. JN513x находится в состоянии сброса до тех пор, пока на штырьке RESETN лог. «0». Как только импульс на нем достигает порогового напряжения сброса (VRST) при позитивном спаде, начинается внутренний сброс(рис. 10).

Рис. 10. Временные диаграммы внешнего сброса

 

С выводом RESETN можно соединить множество устройств в режиме открытого коллектора. Хотя JN513x и содержит внутренний 45 КΩ резистор, рекомендуется использовать внешний резистор при подключении к выводу RESETN большого количества внешних устройств. Вывод RESETIN является входом для внешнего сброса, выходом во время сброса включения питания и может быть выходом во время программного сброса. Никакие устройства не должны подавать на RESETN сигнал высокого уровня.

6.3. Программный сброс

 

Системный сброс может быть произведен в любое время вызовом функции, vAHI_SwReset () из периферийной библиотеки. Эта функция может быть выполнена в пределах пользовательского приложения, например, после обнаружения системного отказа. Линия RESETN может быть использована контроллером JN513x для сброса других устройств в системе (например внешних датчиков). Возможность вывода сброса контроллером может быть включена или заблокирована использованием функции vAHI_DriveResetOut () из периферийной библиотеки (значение по умолчанию - заблокировано).

 

6.4. Сброс при обнаружении провала напряжения питания

 

Модуль поиска кратковременного провала напряжения питания используется для контроля питания JN513x; Он может использоваться пока устройство бодрствует или находится в режиме дремоты центрального процессора. Падение напряжения питания ниже определенного порога может быть обнаружено и использовано для выполнения сброса чипа, для вызова прерывания, когда напряжение или понижается ниже порога или повышений выше него. Гистерезис встроен в модуль поиска кратковременного провала напряжения питания, это - номинально 100 милливольт.

Пороговое напряжение может быть задано на уровнях 2.1V, 2.4V, 2.5V или 2.6V через программное управление.

7. Система прерываний

 

Система прерываний на JN513x - система аппаратного векторного прерывания. JN513x снабжен несколькими источниками прерываний. Некоторые связанные с операциями центрального процессора (прерывания центрального процессора), другие используются аппаратными средствами. Когда происходит прерывание, процессор завершает выполнение текущей программы, с аппаратного адреса (вектора), определенного для этого прерывания загружается подпрограмма обработки. Выполнение процедур обработки прерывания всегда выполняется в привилегированном режиме. Источники прерываний и их векторы приведены в таблице1:

 

Таблица 1

Векторы прерываний

Источник прерывания	Адрес вектора	Причина
Сброс	0x100	Программный или аппаратный сброс
Ошибка шины	0x200	Шинная ошибка или попытка обращения по недопустимому физическому адресу
Таймер тактов	0x500	Истечение времени таймера
Выравнивание	0x600	Load/Store to naturally not aligned location Загрузка/сохранение по неестественному адресу
Запрещенная команда	0x700	Запрещенная команда в потоке команд
Аппаратное прерывание	0x800	Аппаратное прерывание
Системный вызов	0xC00	Системный вызов, Инициализированный программным обеспечением (l.sys команда)
Ловушка	0xE00	Вызов команды l.trap

7.1. Системный вызов

Выполнение l.sys команды генерирует прерывание системного вызова. Цель этого прерывания состоит в том, чтобы позволить задаче переключиться в привилегированный режим, когда используется операционная система реального времени.

 

7.2. Прерывания процессора

 

7.2.1. Ошибка шины

 

Прерывание ошибки шины генерируется при попытке обратиться к адресу памяти, который не существует, или не заполнен памятью или периферийными регистрами.

 

7.2.2. Выравнивание

 

Прерывания выравнивания генерируются, когда программное обеспечение пытается обратиться к объектам, которые не входят в естественные границы слова. Например, попытка чтения 16-разрядного объекта с адреса 0xFFF1 вызовет исключение выравнивания, как и чтение 32-разрядного объекта с 0xFFF1, 0xFFF2 или 0xFFF3. Примеры правильных 32-разрядных объектных адресов -

0xFFF0, 0xFFF4, 0xFFF8 и т.д.

 

7.2.3. Запрещенная команда

 

Если центральный процессор будет читать непризнанную команду из памяти как часть ее вызова команды, то это вызовет прерывание запрещенной команды.

7.3. Аппаратные прерывания

 

Аппаратные прерывания, сгенерированные приемопередатчиком, аналоговыми или цифровыми внешними устройствами и устройствами, устройствами, подключенными к выводам DIO, индивидуально замаскированы программируемым контроллером прерываний (PIC). Управление прерываниями осуществляется из библиотеки внешних устройств (рис. 11).

 

 

Рис 11. Программируемый контроллер прерываний.

 

Прерывания используются для вывода JN513x из спящего режима. В спящем режиме внешние устройства, контроллер полосы немодулированных частот, сопроцессор безопасности и PIC выключены, но прерывания штырьков DIO, таймеров пробуждения и аналоговых компараторов все еще фиксируются для пробуждения JN513x.

8. Беспроводной приемопередатчик

 

Беспроводный приемопередатчик включает 2.45GHz радио-блок, модем O-квадратурной-фазовой-модуляции, процессор полосы немодулированных частот, сопроцессор безопасности и контроллер PHY. Эти блоки, с программным обеспечением протокола, предоставленным как библиотека, образуют основанный на стандартах IEEE802.15.4 беспроводной приемопередатчик, который передает и получает данные по воздуху в полосе 2.4GHz, не подлежащей лицензированию.

 

8.1. Радио-блок

 

Радио-блок содержит приемную и передающую части, которые сходятся в переключателе TX/RX. Этот переключатель позволяет подключить 200 Ω дифференциальную антенну непосредственно без внешних компонентов. Альтернативно, симметричный трансформатор может использоваться при применении несимметричных антенн (рис. 12).

 

Рис. 12. Архитектура радио-блока.

 

Кварцевый генератор на 16 МГц подает сигнал на делитель, который обеспечивает импульсами синтезатор с определенной частотой. Синтезатор содержит программируемые делители обратной связи, фазовый детектор, накачку заряда и внутренний управляемый генератор напряжения (VCO). VCO не имеет никаких внешних компонентов, включает схему калибровки для компенсации различия во внутренних значениях узлов в зависимости от температурных изменений. VCO управляет фазовой автоподстройкой (PLL), имеющей контурный фильтр, состоящий из трех внешних компонентов. Программируемая накачка заряда также используется для настройки характеристик электрического контура.

Цепь приемника начинается с низко-шумного усилителя / комбинации смесителей, выходы которых передают сигнал на полосовой многофазный фильтр, обеспечивающий определение качества канала и отклонение частоты. Затем сигнал передается к двум усилителям с переменными коэффициентами усилителя. Их коэффициент усиления задается в блоке (AGC) автоматической регулировки усиления в модеме. Далее сигнал подается на полосовой фильтр и преобразуется в цифровой перепрограммируемым АЦП.

В процессе передачи цифровые потоки I и Q от модема подаются к блокам ЦАП квадратур I и Q, буферизуются и фильтруются по низкой частоте, после чего подаются на смесители модулятора. Затем суммированный сигнал на 2.4 ГГц передается на Усилитель Мощности RF (PA), мощность которого может быть задана одним из шести параметров настройки. Выход PA управляет антенной через переключатель RX/TX.

 

8.1.1. Внешние компоненты радио-блока

 

Контурный фильтр VCO требует использования трех внешних компонентов; штырек IBIAS требует одного внешнего компонента как показано на рисунке 13. Эти компоненты должны быть помещены как можно ближе к штырькам JN513x и общей шине.

 

Рис. 13. Подключение внешних компонентов радио-блока.

 

Радио-блок запитывается от внутренних стабилизаторов 1.8V, подключенных к линии питания аналоговых устройств VDD1, что необходимо для обеспечения хорошей шумовой изоляции между цифровой логикой JN513x и аналоговыми блоками. Этими стабилизаторами управляет контроллер полосы немодулированных частот и программное обеспечение протокола с целью минимизировать потребляемую мощность.

 

8.1.2. Дополнительная антенна

 

Использование дополнительной антенны - методика, которая максимизирует производительность системы антенны. Она позволяет радио-блоку переключаться между двумя антеннами, у которых есть очень низкая корреляция между их полученными сигналами. Как правило, это достигается расположением двух антенн приблизительно 0.25 длины волны обособленно или при использовании двух ортогональных поляризованных антенн. Так, если пакет данных передан, и никакое подтверждение не получено, система радиосвязи может переключиться на другую антенну для повторной попытки.

8.2. Модем

 

Модем выполняет всю необходимую модуляцию и выполняет функции, требуемые для цифровой передачи и приема данных со скоростью 250 Кбит/с на частоте 2450 МГц в соответствии со стандартом IEEE802.15.4 (рис. 14).

Рис. 14. Архитектура модема.

 

Передатчик получает символы от процессора полосы немодулированных частот и использует функцию распространения, чтобы отобразить каждый уникальный 4-битовый символ как 32-ичную Псевдослучайную Шумовую (PN) последовательность. Блок квадратурной фазовой модуляции смещения и блок формирования полусинусоидального импульса обрабатывают результирующую распространяющую последовательность для выделения двух независимых сигналов фазы квадратуры (I и Q), которые впоследствии преобразуются в аналоговые напряжения в передающей части радио-блока.

Автоматическая регулировка усиления (AGC) контролирует полученный уровень сигнала и корректирует коэффициент усиления усилителей в приемной части радио-блока для поддержания оптимальной амплитуды сигнала во время приема.

Демодулятор выполняет цифровое преобразование и соответствующую фильтрацию, чрезвычайно терпим к смещениям несущей частоты сверх ±80ppm без внесения существенной деградации в производительность.

Блок обнаружения символа и синхронизации выполняет функции с использованием прямых методик корреляции последовательности с поиском полей Разделителя Преамбулы и Начала кадра (SFD), содержавшихся в переданном IEEE 802.15.4 Заголовке Синхронизации (SHR).

Особенности, представленные для поддержки сетевых алгоритмов выбора канала, включают Детектирование Энергии (ED), Индикация Качества Связи (LQI) и полностью программируемая Оценка Чистоты Канала (CCA).

Модем обеспечивает цифровую индикацию мощности полученного сигнала (RSSI), которая облегчает реализацию функции ED стандарта IEEE 802.15.4.

LQI определен в стандарте IEEE 802.15.4 как характеристика мощности и/или качества данных полученного пакета. Модем измеряет показатель качества сигнала, основанный на величинах корреляции, который может использоваться вместе со значением ED в LQI.

Возможность CCA модема поддерживает все режимы работы, определенные в стандарте IEEE 802.15.4, а именно, Энергия выше порога ED, c опросом несущей и c опросом несущей и/или энергия выше порога ED.

 

8.3. Процессор полосы немодулированных частот

 

Процессор полосы немодулированных частот выполняет все функции уровня MAC IEEE802.15.4 (рис. 15.).

 

Рис. 15. Архитектура процессора полосы немодулированных частот.

 

8.3.1. Передача

 

Передача выполняется программным занесением данных, которые будут переданы в буфер кадра Tx/Rx вместе с параметрами, такими как адрес назначения и число повторений, программированием одного из таймеров протокола для указания времени, в которое нужно послать кадр. Это время будет определено программным обеспечением, прослеживающим аспекты более высокого уровня протокола, такие как хронометраж суперрамки и границы интервала. Как только пакет подготовлен, и таймер протокола установлен, блок супервизора управляет передачей. Когда наступает запланированное время, супервизор управляет последовательностью операций радио-блока и модема для выполнения требуемой передачи. Супервизор может выполнить все алгоритмы, требуемые IEEE802.15.4, такие как CSMA/CA и GTS без вмешательства процессора, включая повторения и случайные возвраты.

Когда начинается передача, из параметров, запрограммированных программным обеспечением, создается заголовок кадра и посылается с данными кадра в модем. В это время радио-блок готов к передаче. На пути потока данных к модему он попадает в генератор контрольной суммы, который вычисляет контрольную сумму и прикрепляет ее в конце кадра.

8.3.2. Прием

 

При приеме радио-блок настроен на получение данных на специфическом канале. По получении данных от модема кадр направляется в буфер кадра Tx/Rx, где и заголовок и данные кадра могут быть прочитаны программным обеспечением протокола. При получении заголовка кадра может быть сгенерировано прерывание. Полученный кадр от модема передается в генератор контро