Структура внутреннего ОЗУ

Введение

Клапан микросхема однокристальный

Целью данной курсовой работы является разработка схемы устройства - «Система регистрации уровня со сбором информации и клапаном управления» с использованием микроконтроллеров.

Среди последних доминирующее положение занимают однокристальные микро-контроллеры, иногда называемые в отечественной технической литературе однокристальными микроЭВМ. Они представляют собой большие интегральные микросхемы, в состав которых входят все необходимые для построения микропроцессорной системы функциональные узлы: процессор, память данных, память программ (который может отсутствовать), программируемые интерфейсные узлы для связи с внешней средой и вспомогательные узлы для обеспечения высокоэффективной работы микропроцессорной системы. Использование микроконтроллеров в вычислительно-измерительных устройствах позволяет обеспечить исключительно высокие технические характеристики, в том числе и метрологические, при сравнительно низкой стоимости.

Краткий обзор семейства однокристальных микроконтроллеров MCS -51

Несмотря на непрерывное совершенствование ранее созданных и разработку новых моделей 16- и 32-разрядных микроконтроллеров и микропроцессоров, наибольшая доля мирового микропроцессорного рынка остается за 8-разрядными устройствами. Среди 8-разрядных однокристальных микроконтроллеров (ОМК) ведущие позиции, бесспорно, занимает семейство MCS-51, родоначальницей которого является фирма INTEL. На сегодняшний день известно свыше 200 модификаций ОМК семейства MSC-51, выпускаемых примерно 20 фирмами. В состав ряда модификаций MCS-51 входят как относительно простые ОМК, выпускаемые в виде 20-выводных микросхем с одним таймером и ЗУ программ емкостью до 1 Kбайт, так и 100-выводные микросхемы с набором таймеров-счетчиков, с ЗУ программ емкостью 64 Kбайт, аппаратными 16-разрядными умножителями и встроенными системами сбора данных с 10-разрядными АЦП. Ежегодно появляются новые модификации этого семейства.

Краткое описание микроконтроллера 80С554. Общее описание контроллера

Микросхема 80С554 представляет собой 8-разрядный микроконтроллер, изготовленный по КМОП-технологии, и входит в состав непрерывно совершенствуемого семейства MCS-51. Микроконтроллер 80С554 предполагает использование внешней памяти программ и содержит память данных с организацией 512х8; четыре 8-разрядных порта ввода-вывода; два 16-разрядных таймера/счетчика. Кроме того, содержит встроенные контроллер шины I2C, и 10 разрядный Аналого-Цифровой преобразователь (АЦП).

Рис.

Таблица

Структура внутреннего ОЗУ

Внутреннее ОЗУ ОМК состоит из резидентной памяти данных (РПД) и регистров специальных функций (РСФ). РПД емкостью 512 байт разделена на три секции; первая занимает адресное пространство 00...7FH, вторая - 80H…FFH. Эти секции различаются способами адресации и возможным использованием расположенных в них ячеек РПД.

Рассмотрим эти различия

-я секция РПД: адресация всех ячеек может быть как прямой, так и косвенной; ячейки с адресами 00...1FH могут быть использованы как регистры общего назначения, сгруппированные в 4 банка; для ячеек с адресами 20H…2FH допускается побитовая адресация; адреса битов - от 0 (младший бит ячейки с адресом 20Н) до 7FH (старший бит ячейки с адресом 2FH).

-я секция РПД:

для всех ячеек этой секции (адреса 80H…FFH) допускается только косвенная адресация.

-я секция РПД.

Расположена во внешнем сегменте данных (XSEG). Доступ к ней возможен командой MOVX, в том случае если бит EXTRAM равен 0.

Помимо указанных трех секций РПД в состав ОМК входит секция РСФ, значения которых расположены в области 80H...FFH, причем для них, в отличие от ячеек РПД, допускается лишь прямая адресация.

Порты ввода-вывода

Для обеспечения обмена информацией с внешними устройствами ОМК 80С554 имеет 6 8-разрядных портов Р0-Р5. Каждый из портов содержит фиксатор-защёлку, который представляет собой 8-разрядный регистр, допускающий как байтовую, так и битовую адресацию. Порты P0, P2, P3, P4 и P5 схемотехнически и алгоритмически полностью повторяют одноимённые порты ОМК 80С51. Отличие порта 1 ОМК 80С554 от одноимённого порта 80С51 определяется тем, что его выводы могут выполнять альтернативные функции.

Повторяя схемотехническую организацию одноимённого порта 80С51, выходные каскады каждого разряда порта Р0 ОМК 80С554 не содержат «подтягивающих резисторов» и, следовательно, порт Р0 является двунаправленным и имеет выходы с тремя состояниями. В портах Р1 (за исключением выводов Р1.6 и Р1.7), Р2 и Р3 ОМК 80С554 выходные каскады имеют «подтягивающие резисторы». Поэтому эти порты являются квазидвунаправленными и в состоянии «оборванный вход» их выводы имеют уровень логической «1». Выводы же Р1.6 и Р1.7 в режиме альтернативных функций являются линиями сигналов синхронизации SCL (Р1.6) и сигналов последовательно передаваемых данных SDA (Р1.7) шины I2C. Последняя для своего управления требует выходных каскадов с открытым коллектором или открытым стоком. В соответствии с этим требованием выходные каскады выводов Р1.6 и Р1.7 построены по схеме «открытый сток» и, естественно, не могут иметь «подтягивающих резисторов». Очевидно, что при работе в режиме обмена данными с внешними устройствами выводы Р1.6 и Р1.7 должны быть подсоединены к источнику питания ОМК через резисторы, рекомендуемое значение сопротивления которых равно 10 кОм.