Четырехразрядный параллельный регистр на основе JK- триггеров представлен на рисунке 5

Кафедра «Информационных технологий»

Контрольная работа №2

по дисциплине

«Вычислительные системы, сети и телекоммуникации»

по теме:

Элементы последовательной логики

Вариант № 11

Выполнила: студентка группы 14-ПИ

Ахвердян Эдита Гнуновна

Проверил: Ивасюк Юрий Дмитриевич

Сочи 2015

Указания по выполнению контрольной работы:

1. Нарисовать схему и временную диаграмму работы универсального JK-триггера. Привести краткое описание его работы. Преобразовать JK-триггер в D и T триггеры, и нарисовать схемы полученных триггеров.

Создать на основе JK- триггеров 4 –х разрядный параллельный регистр.

2. Построить и нарисовать схему 4-х разрядного счётчика с обратными связями с коэффициентом счета 10.

1. JK-триггер представляет собой устройство с двумя устойчивыми выходными состояниями и обладающее двумя информационными входами J и K. По принципу действия он похож с RS-триггером, с той разницей, что в состояниях JK-триггера нет неопределенности при одновременном поступлении 1 на оба входа. Схема современного JK-триггера представлена на рисунке 1.

Рис.1 Современный JK-триггер

Возможны входные сигналы:

[0;0] - режим хранения (т.е. триггер помнит своё предыдущее состояние)

[0;1] - сброс

[1;0] – установка

[1;1] - инверсия

Основная задача JK-триггера использовать комбинацию [1;1] для того, чтобы менять состояние триггера.

Работа JK-триггера

Допустим триггер был сброшен

Если подаём на входы J и K нули, то на входы S и R подаются нули независимо от тактовых импульсов и триггер находится в режиме хранения.

Если подаём на вход J=0, а на вход K=1, то триггер останется в исходном состоянии, но был сброшен, поэтому он сброшены и остается.

Если подаём на вход J=1, а на вход K=0, то вход S=1, а вход R=0 и триггер устанавливается.

Если подаём на входы J и K единицу, то при сброшенном состоянии на вход S подаётся единица, а на вход R нуль, тогда триггер устанавливается. И сбрасывается, если триггер был установлен, потому что на вход S подается нуль, а на вход R подается единица.

Пример временной диаграммы представлен на рисунке 2.

Таблица 1.

Таблица переходов.

Рис.2 Временная диаграмма JK-триггера

JK триггер преобразуется в динамический D-триггер, подключением инвертора к входу K. Преобразованный JK-триггер представлен на рисунке 3.

\

Рис.3 JK-триггер преобразованный в D-триггер.

JK триггер преобразуется в динамический T-триггер, соединением входа J к входу K и подачей на вход 1. Преобразованный JK-триггер представлен на рисунке 4.

Рис.4 JK-триггер преобразованный в D-триггер.

Четырехразрядный параллельный регистр на основе JK- триггеров представлен на рисунке 5.

Рис.5 Четырехразрядный параллельный регистр на основе JK-триггеров