Метод эталонных контрольных точек

Методы создания систем самодиагностики.

 

1) Метод дешифратора;

2) Метод эталонных элементов;

3) Метод проверки контрольных точек;

4) Метод сброса аварийных цепей;

5) Комбинированный метод;

6) Аппаратно-программный метод;

7) Метод экспертных оценок.

 

Метод эталонных элементов

 

Метод эталонных элементов – в основе данного метода лежит проверка работоспособности элемента путём сравнения его состояния с аналогичным состоянием на «эталонном элементе»

 

«+» – метод позволяет проверить работу элементов, узлов, всего устройства в целом и является наиболее простым

 

«-» – метод имеет высокую стоимость и требует большого количества элементов при многочисленных выходных сигналах на проверяемом элементе.

 

Этапы разработки схемы:

1) Производится анализ работы схемы, выбирается элемент для проверки;

2) Выбираются контрольные точки;

3) Подставляется эталонный элемент и подключается к контрольной точке;

4) Реализуется схема анализа работоспособности элемента.

 

Состав отчёта:

1. Инструкция для проверки элемента DD1.

 

Для проверки DD1 необходимо отключить обе клавиши, далее поочерёдно включить одну из клавиш, тем самым имитируя подачу «10» и «01». И в конце включить обе клавиши.

 

2. Описание схемы самодиагностики.

 

В качестве эталонного элемента проверки используется элемент логического умножения (DD2). Для сравнения сигналов используется элемент «исключающее или» DD3, на который заводятся выходы с проверяемого и эталонного элемента. Когда проверяемый элемент исправен, на вход элемента сравнения приходит одинаковый сигнал, тем самым на выходе формируется нулевой сигнал, говорящий о том, что в схеме нет ошибки. При наличии неисправности в элементе DD1 в процессе проверки на входе элемента сравнения получаются разные сигналы, в результате чего на выходе появляется «1», говорящая о неисправности элемента DD1.

 

3. Поведение схемы при неисправности.

 

Схема сравнения состоит из двух уровней (частей) – первый уровень это элементы сравнения «исключающее или», предназначенные для формирования ошибочного сигнала, второй уровень – схема объединения, предназначенная для сбора всех ошибочных сигналов и вывода единого сигнала ошибки. Для проверки данного дешифратора необходимо на его входе сформировать цифровые сигналы от 0 до 9.

 

Для фиксации ошибки в динамических схемах, где при следующем такте ошибка может исчезнуть, используют триггер-защёлку (элемент DD6):

 

 

Метод эталонных контрольных точек.

 

В основе данного метода лежит проверка сигналов в контрольных точках при работе схемы с их эталонными контрольными точками.

 

«+» Метод позволяет проверить работу элементов, узлов, всего устройства в целом.

«-» Имеет высокую трудоёмкость.

 

Этапы разработки схемы:

 

1. Производится анализ работы схемы, выбирается элемент для проверки.

 

2. Выбираются контрольные точки.

 

3. Составляется эталонная таблица истинности состояния выбранных контрольных точек.

 

4. Реализуется схема анализа работоспособности схемы или элементы.

 

Схема анализа работоспособности:

	A	B	C

 

Элемент памяти DD2 используется для хранения таблицы истинности проверяемого элемента. При этом адресные входы памяти подключаются к входным контрольным точкам. Желательно подключение производить с младших адресов.

 

С помощью таблицы истинности формируем сигнал проверки работы схемы:

 

Адрес	Y Error DD1
	A	B	C

 

 

 

Здесь память элемента DD2 используется в качестве элемента анализа работоспособности схемы, и в неё уже прошивается таблица анализа ошибочного или неошибочного состояния.

 

C помощью счётчика в таблицу вносятся такты работы схемы.

 

Выходы счётчика	«Ноги» Т триггера
0 такт
1 такт

 

 

 

Для динамических элементов разбиваем процесс работы на временные характеристики (такты), при этом внутри такта у нас получается статическое состояние сигналов в контрольных точках. Для элемента проверки работоспособности на счётчике реализуется динамическая часть (перебор тактов), на памяти записывается статическое состояние внутри заданных тактов. При этом желательно счётчик подключать к старшим адресам памяти, реализуя страничную организацию памяти. Контрольные точки подключаются к младшим адресам памяти, тем самым получая внутри такта нужную статическую комбинацию.