ТИПОВЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ УСТРОЙСТВ

 

Типовым функциональным узлом называется цифровая микросхема, внутри которой собрана сложная схема на базовых логических элементах. Комбинационные логические устройства имеют следующие типовые функциональные узлы: мультиплексор, демультиплексор, шифратор (кодер), дешифратор (декодер) и цифровой компаратор. Кроме этого, к комбинационным логическим устройствам можно отнести специализированный ЛЭ – «Исключающее ИЛИ» и ЛЭ, реализующие сложные функции, например, И-ИЛИ-НЕ.

 

Мультиплексор

Мультиплексором называется комбинационное логическое устройство, предназначенное для управляемой передачи данных от нескольких входов на один выход.

Мультиплексор содержит 2 типа входов: информационные D и адресные A. Код, подаваемый на адресные входы, определяет, какой из информационных входов подключен к выходу в данный момент времени. От количества адресных входов зависит количество информационных: n адресных входов позволяют образовать 2ⁿ информационных входов.

Рассмотрим мультиплексор с двумя адресными входами А1 и А0. Работа мультиплексора описывается таблицей истинности (таблица 10). В таблице отдельно выделен инверсный выход мультиплексора , а также инверсный вход разрешения работы . При подаче на этот вход сигнала логической единицы работа мультиплексора блокируется.

 

 

Таблица 10 – Таблица истинности мультиплексора

	A1	A0	Q
1	X	X	0	1
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3

 

Примечание:  – инверсный вход разрешения работы мультиплексора;

Х – произвольное значение сигналов на входах адреса.

Из таблицы истинности можно записать функцию алгебры логики мультиплексора:

.        (4.1)

При анализе выражения (4.1) видно, что минимизировать такую функцию невозможно. Поэтому для технической реализации мультиплексора потребуются 5 четырёхвходовых ЛЭ и 4 инвертора. Схема мультиплексора на элементах 4И-НЕ представлена на рисунке 24. На принципиальных электрических схемах логических устройств мультиплексор изображается условным графическим обозначением. Пример условного графического обозначением мультиплексора представлен на рисунке 25.

Рисунок 24 – Схема мультиплексора

 

Рисунок 25 – Условное графическое изображение мультиплексора

 

При работе мультиплексора сигналы на входах адреса непрерывно переключаются, поэтому получается временное разделение сигналов от информационных входов к приёмнику информации, подключенному к выходу мультиплексора. Применение мультиплексора позволяет уменьшить количество проводов между источниками и приемником информации.

Техническая реализация мультиплексора в сериях ТТЛ и КМОП имеет обозначение сочетанием букв КП, например, К555КП7 (ТТЛ) и К561КП2 (КМОП). У таких микросхем три входа адреса и восемь информационных входов, что соответствует однобайтовому кодовому слову (см. п. 1.2).

 

Демультиплексор

Демультиплексором называется комбинационное логическое устройство, предназначенное для управляемой передачи данных от одного входа на несколько выходов. Демультиплексор имеет один информационный вход, n адресных входов и 2ⁿ выходов. Код, подаваемый на адресные входы, определяет, к какому из выходов подключен информационный вход в данный момент времени.

Рассмотрим демультиплексор с двумя адресными входами А1 и А0. Работа демультиплексора описывается таблицей истинности (таблица 11). В таблице, кроме адресных входов, отдельно выделен инверсный вход разрешения работы . При подаче на этот вход сигнала логической единицы работа демультиплексора блокируется.

 

Таблица 11 – Таблица истинности демультиплексора

	A1	A0	Q0	Q1	Q2	Q3
1	X	X	0	0	0	0
0	0	0	D	0	0	0
0	0	1	0	D	0	0
0	1	0	0	0	D	0
0	1	1	0	0	0	D

 

Из таблицы истинности можно записать систему уравнений ФАЛ демультиплексора:

                                                    (4.2)

При анализе выражения (4.2) видно, что минимизировать такую систему функций невозможно. Поэтому для технической реализации демультиплексора потребуются 4 четырёхвходовых ЛЭ и 7 инверторов. Схема демультиплексора на элементах 4И-НЕ представлена на рис. 4.3.

Рисунок 26 – Схема демультиплексора

 

При работе демультиплексора сигналы на входах адреса непрерывно переключаются, поэтому получается распределение сигналов от информационного входа к приёмникам информации, подключенным к выходам демультиплексора. На принципиальных электрических схемах логических устройств демультиплексор изображается условным графическим обозначением. Пример условного графического обозначением мультиплексора представлен на рисунке 27.

Рисунок 27 – Условное графическое изображение демультиплексора

 

Техническая реализация демультиплексора имеется только в серии КМОП и обозначается К561КП1. У такой микросхемы три входа адреса и восемь информационных выходов, что также соответствует однобайтовому кодовому слову.

 

Шифратор

Шифратором или кодером называется логическое устройство для преобразования десятичного кода в двоичный, то есть шифратор может иметь 4, 8, 10, или 16 входов и соответственно 2, 3 или 4 выхода.

Рассмотрим шифратор, преобразующий числа от 0 до 9 (10 входов) на 4 выхода (n = 4), сигналы на которых представлены в двоично-десятичном коде 1, 2, 4, 8 (1 = 2⁰; 2 = 2¹; 4 = 2²; 8 = 2³). Так как число входов меньше чем 2ⁿ, такой шифратор называется неполным.

Работа шифратора описывается таблицей истинности (таблица 12).

 

Таблица 12 – Таблица истинности шифратора

X9	X8	X7	X6	X5	X4	X3	X2	X1	X0	Q3	Q2	Q1	Q0
0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	0	0	0	0	1
0	0	0	0	0	0	0	1	0	0	0	0	1	0
0	0	0	0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	0	1	0	0	0	0	0	1	0	0
0	0	0	0	1	0	0	0	0	0	0	1	0	1
0	0	0	1	0	0	0	0	0	0	0	1	1	0
0	0	1	0	0	0	0	0	0	0	0	1	1	1
0	1	0	0	0	0	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	0	1	0	0	1

 

Из таблицы истинности можно записать систему уравнений ФАЛ шифратора:

                                    (4.3)

При анализе выражения (4.3) видно, что минимизировать такую систему функций невозможно. Поэтому для технической реализации шифратора потребуется один ЛЭ 5ИЛИ, два ЛЭ 4ИЛИ и один ЛЭ 2ИЛИ. В п. 3.3 было отмечено, что ЛЭ, имеющих пять входов, не существует (есть 4 или 8 входов). Чтобы не загромождать схему преобразованиями, изобразим элемент для получения выхода Q0 условно (как 5ИЛИ). Следует также отметить, что сигнал входа шифратора Х0 не участвует в формировании выходных сигналов. Схема шифратора представлена на рисунке 28.

Рисунок 28 – Схема шифратора

 

При работе шифратора активный входной сигнал может присутствовать только на одном входе. Если активных входных сигналов будет два или больше, работа шифратора нарушится.

На принципиальных электрических схемах логических устройств шифратор изображается условным графическим обозначением. Пример условного графического обозначения шифратора представлен на рисунке 29.

Рисунок 29 – Условное графическое изображение шифратора

 

Ввиду простой схемы и ограниченности решаемой задачи – преобразования десятичного кода в двоичный, техническая реализация шифратора на микросхемах не выпускается. При необходимости шифраторы выполняют на элементах ИЛИ-НЕ с дополнительными инверторами на выходе, либо на элементах И-НЕ, применяя к выражению (4.3) принцип двойственности. В некоторых схемах шифраторы выполняют на контактах реле, диодной матрице или на контактах декадных галетных переключателей.

 

Дешифратор

Дешифратором или декодером называется логическое устройство для преобразования двоичного или двоично-десятичного кода в десятичный код или в код для отображения информации на семисегментном индикаторе. У дешифратора бывает 2, 3 или 4 входа (n); соответственно 4, 8 или 16 выходов (2ⁿ). Если выходов 2ⁿ - дешифратор называется полным. Если выходов меньше, чем 2ⁿ - неполным.

Рассмотрим неполный дешифратор, преобразующий двоично-десятичный код 1-2-4-8 в десятичный код. Таблица истинности дешифратора представлена в таблице 13 и является зеркальным отображением таблицы истинности рассмотренного выше шифратора.

 

Таблица 13 – Таблица истинности дешифратора

Х3	Х2	Х1	Х0	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	0	0	0	0	0	0

 

Из таблицы истинности можно записать систему уравнений ФАЛ дешифратора:

                                       (4.4)

Минимизировать такую систему ФАЛ невозможно. Поэтому для технической реализации дешифратора потребуется десять ЛЭ 4И и четыре инвертора.

Схема дешифратора представлена на рисунке 30.

Техническая реализация дешифратора обозначается сочетанием букв ИД. Дешифраторы есть во всех сериях микросхем ТТЛ и КМОП. Например, микросхема К155ИД4 содержит два дешифратора (два входа и четыре выхода у каждого), микросхемы К155ИД1 и К176ИД1 – дешифраторы на 10 выходов, К155ИД3 – дешифратор на 16 выходов.

Рисунок 30 – Схема дешифратора

 

На рисунке 31 представлено условное графическое обозначение микросхемы К155ИД1. Следует отметить, что эта микросхема имеет инверсные выходы.

Рисунок 31 – Условное графическое изображение дешифратора К155ИД1

 

Дешифратор для преобразования двоично-десятичного кода в код семисегментного индикатора предназначен для работы с устройствами отображения цифр, которые могут быть на светодиодах или на жидкокристаллических индикаторах. Таблица истинности такого дешифратора представлена в таблице 14.

 

Таблица 14 – Таблица истинности дешифратора семисегментного кода

Цифра	Двоично-десятичный код				Семисегментный код
	8	4	2	1	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Дешифратор для преобразования двоично-десятичного кода в код семисегментного индикатора в серии микросхем ТЛЛ – К514ИД1 и К514ИД2, в серии КМОП – К176ИД2, К176ИД3 и др. Условное графическое обозначение дешифратора К514ИД1 представлено на рисунке 32 (Г – вход гашения индикации, при логическом нуле на этом входе индикатор отключён).

а)

б)

Рисунок 32 – Условное графическое изображение: а - дешифратор К514ИД1; б – расположение сегментов семисегментного индикатора

 

С помощью дешифратора можно осуществить техническую реализацию схемы демультиплексора. Пример такой схемы представлен на рисунке 33.

Рисунок 33 – Применение дешифратора для технической реализации демультиплексора

 

Цифровой компаратор

Цифровым компаратором называется комбинационное логическое устройство, предназначенное для сравнения чисел, представленных в двоичном коде.

Число входов определяется количеством разрядов сравниваемых чисел. На выходах компаратора формируется три сигнала:

F₌ - числа в сравниваемых разрядах равны;

F_> - первое число больше второго;

F_< - первое число меньше второго.

Рассмотрим таблицу истинности цифрового компаратора для сравнения одноразрядных чисел (таблица 15).

 

Таблица 15 – Таблица истинности одноразрядного цифрового компаратора

Х1	Х0	F=	F>	F<
0	0	1	0	0
0	1	0	0	1
1	0	0	1	0
1	1	1	0	0

 

Запишем систему ФАЛ одноразрядного цифрового компаратора:

                                               (4.5)

Анализ таблицы истинности и соответствующей ей системы ФАЛ показывает, что при любой комбинации входных сигналов только на одном выходе цифрового компаратора будет логическая единица, а на остальных – логический нуль. Если сформировать любые два выходных сигнала, третий можно будет получить из этих двух известных сигналов. Преобразуем систему ФАЛ цифрового компаратора согласно этому утверждению:

                                  (4.6)

Для минимизации системы ФАЛ цифрового компаратора лучше будет сформировать сигналы F_> и F_<, а F₌ - получить как их функцию. Схема цифрового компаратора, построенная по такой системе ФАЛ, представлена на рисунке 33.

Следует отметить, что существует ещё более простая схема цифрового компаратора, для реализации которой используется функция «Исключающее ИЛИ». Рассмотрим эту функцию более подробно.