Оперативные запоминающие устройства

Оперативные запоминающие устройства (ОЗУ) могут классифицироваться по ряду признаков. На рис. 3.1 показана классификация такого рода систем памяти.

 

 

Рис. 3.1. Типы оперативных запоминающих устройств

Системы ОЗУ могут представлять собой небольшое число ячеек, встроенных в сам кристалл МП (это РОН или сверхоперативное ЗУ (СОЗУ)). Оно позволяет обеспечить наибольшее быстродействие при работе с этими ячейками. В любом случае - выполняется ли ОЗУ в виде отдельных БИС на плате МП или ОЭВМ, или реализовано на самом кристалле МП или ОЭВМ, объем ОЗУ ограничивается емкостью адресуемой МП памяти. Таким образом, в зависимости от назначения МПС может комплектоваться различными типами ОЗУ.

БИС ОЗУ могут иметь различную структуру. Под структурой понимается количество разрядов числа, которые могут одновременно записываться или считываться из БИС, а также ее информационная емкость. Так, если говорят, что структура БИС ОЗУ - 1024х1,то это означает, что БИС имеет один вход и один выход и может хранить 1024 бита информации. Такая структура называется одноразрядной. Подобные БИС были весьма распространены в начале развития МП техники. Однако есть и многоразрядные БИС, например, структуры 1024х4, что означает, что одновременно можно записать в БИС 4 разряда, а емкость БИС составляет 1024х4=4096 бит.

Принцип запоминания информации в ячейках памяти БИС также может быть различным. Существуют статические БИС ОЗУ. Элементом запоминания в них, который хранит информацию в таких ОЗУ, является триггер. Поэтому при включенном питании элемент памяти будет хранить информацию сколь угодно долго. Это позволяет упростить схемы управления записью-считыванием. Однако ячейки памяти такого вида занимают достаточно много места на кристалле, что не позволяет создавать БИС большой емкости. Кроме того, такие БИС потребляют сравнительно большую мощность.

- Другим принципом запоминания информации является динамический способ. Элементом памяти таких ОЗУ служит емкость, которая заряжается определенным образом при записи информации в данную ячейку. Однако со временем емкость разряжается, и информация из ячейки пропадает. Для исключения этого используют так называемую регенерацию ячеек памяти. Для этого не реже, например, одного раза в 2 мс на адресные входы БИС подается последовательность импульсов (т.е. происходит перебор адресов ячеек, но информация в них не записывается), емкости ячеек подзаряжаются и сохраняют свой заряд длительное время. Таким образом, требуется обеспечить этот перебор с помощью схем регенерации, что усложняет структуру модуля ОЗУ МПС. Однако размеры ячеек динамического ОЗУ существенно меньше размеров ячеек статического ОЗУ, и потребление мощности значительно ниже. Поэтому емкость БИС динамического ОЗУ гораздо больше, чем емкость БИС статического типа. Однако, недавно стали выпускать БИС, у которых схема регенерации помещена внутри самой БИС. Основными характеристиками ОЗУ любого типа являются:

- -емкость,

- -организация,

- время цикла записи или цикла выборки адреса,

- технология,

- потребляемая мощность.

На рис. 3.2 показана структура и функциональное обозначение простейшей БИС статического типа К565РУ2. На выводы А0...А9 подается комбинация нулей и единиц, которая соответствует адресу выбранной ячейки. Структура БИС соответствует 1024х1,т.е. после подачи адреса на единственном выходе появляется информация в виде одного бита. Если на входе CS (выбор микросхемы) будет высокий логический уровень, то выход БИС будет находиться в третьем состоянии (состоянии высокого выходного импеданса), БИС будет как бы отключена и не будет оказывать никакого влияния на остальные БИС модуля памяти. Если CS = 0, то после подачи адреса на адресные входы, на выходе DO спустя определенное время (называемое временем цикла Т) появится информация из данной ячейки ОЗУ. При необходимости записать новую информацию в определенную ячейку нужно после подачи комбинации адреса подать на вход БИС R/W низкий логический уровень. Тогда информация с вывода DI запишется в данную ячейку.

 

Рис. 3.2. Функциональное обозначение статической БИС ОЗУ

Основой схемы ОЗУ (см. рис. 3.3) является матрица запоминающих элементов размером 32х32. Дешифраторы столбцов и строк в соответствии с информацией на адресных входах выбирают определенную ячейку матрицы, и ее содержимое через формирователь ввода-вывода подается на выход. Или при наличии низкого логического уровня на выводе RD/WR информация со входа через формирователь поступает на ячейку. Схема управления осуществляет управление всеми составными частями БИС.

В табл. 3.1 приведены основные характеристики выпускаемых в настоящее время БИС ОЗУ.

 

 

Рис. 3.3. Структурная схема одноразрядного ОЗУ

Таблица 3.1

Наименование БИС	Емкость и организация	Тп , мкс	Технология	Pпотр, мВт/бит в реж.		Принцип запоминания
				хранения	Обращения
К505РУ2	1024х1	1,2	р-МОП	0,15	0,6	статич.
К565РУ2	1024х1	0,8	п-МОП	-	0,35	статич.
К541РУ2А	1024х1	0,4	И2Л	-	0,26	статич.
К507РУ1	1024х1	0,7	р-МОП	-	0,075	динамич.
К565РУ1	4096х1	0,7	п-МОП	0,008	0,175	динамич.
К565РУ3	16384х1	0,4	п-МОП	0,005	0.04	динамич.
UMC61C64	8192x8	0,12-0,04	КМОП	0,0001	0,008	Статич.
UMC61C256	32768х8	0,12-0,04	КМОП	0,0001	0,008	Статич.