ПОТЕНЦИАЛЬНЫЕ ЛОГИЧЕКИЕ ЭЛЕМЕНТЫ

 

4.1 Потенциальные логические элементы (ПЛЭ). Типы,
характеристики и параметры

 

В настоящее время при разработке интегральных схем (ИС) наибольшее распространение получили следующие типы логических элементов:

- транзисторно-транзисторная логика (ТТЛ);

- эмиттерно-связанная логика (ЭСЛ);

- интегрально-инжекторная логика (И2Л);

- диодно-транзисторная логика (ДТЛ);

- логика на однотипных полевых транзисторах (n-МОП и p-МОП);

- логика на комплиментарных полевых транзисторах;

Самым распространёнными на сегодняшний день являются ИС, реализующие ТТЛ и её разновидности. Интегральные схемы данного типа обладают средним быстродействием ( ) и средней потребляемой мощностью.

На рисунках 4.1 – 4.7 представлены графические обозначения и выполняемые функции потенциальных логических элементов.

 

Рисунок 4.1 — Инвертор	Рисунок 4.2 — Повторитель
Рисунок 4.3 —	Рисунок 4.4 —
Рисунок 4.5 —	Рисунок 4.6 —
Рисунок 4.7 — Сумматор по mod2

 

Логические элементы ТТЛ типа.

Различают элементы с положительной (транзистор типа n-p-n) и отрицательной логикой (транзистор типа p-n-p). В положительной логике значению логической «1» ставят в соответствие большее, а значению логического «0» – меньшее значение напряжения или тока. В отрицательной логике наоборот – большим значениям электрического сигнала соответствуют значения логического «0», меньшим – значения логической «1». Это определение справедливо для любой полярности используемого напряжения или любых направлениях токов. Важно отметить, что если некоторое логическое устройство относительно положительной логики реализует операцию «И», то относительно отрицательной логики это будет операция «ИЛИ» и наоборот.

Потенциальный способ представления логического «0» и логической «1» при положительной логике приведен на рис. 4.8.

 

	— уровень логического «0»; — уровень логической «1»; .
Рисунок 4.8 — Представление положительной логики

 

Потенциальный способ представления логического «0» и логической «1» при отрицательной логике приведен на рис 4.9.

 

	— уровень логической «1»; — уровень логического «0»; .
Рисунок 4.9 — Представление отрицательной логики

 

Динамические характеристики ПЛЭ приведены на рис. 4.10

 

Рисунок 4.10 — Динамические характеристики ПЛЭ

 

Время задержки ПЛЭ зависит от времени задержки переднего и заднего фронтов и определяется из выражения , составляя порядка .

Нагрузочная способность ЛЭ характеризует его способность получать сигнал от нескольких источников информации и одновременно быть источником информации для ряда других элементов. Для численной характеристики нагрузочной способности ЛЭ используются два коэффициента: m-коэффициент разветвления и n-коэффициент объединения.

1) m-коэффициент разветвления – характеризует количество входов для элементов данной серии, которое допускается для подключения к выходу данного элемента. . Нагрузочная способность элемента характеризуется его выходным сопротивлением .

2) n-коэффициент объединения – характеризуется количеством входов данного логического элемента (от двух и более)

Различают статические характеристики ПЛЭ.

1) – входная характеристика элемента, характеризующаяся входным сопротивлением логического элемента. Сопротивление различно при подаче низкого и высокого уровней сигнала обычно при высоком уровне сигнала больше.

2) – нагрузочная (выходная) характеристика (см.рис. 4.11). Её угол наклона определяется выходным сопротивлением ЛЭ.

 

 

Рисунок 4.11 — Нагрузочная характеристика ЛЭ

 

3) – переходная характеристика, или амплитудная передаточная характеристика ЛЭ. Амплитудная передаточная характеристика инвертирующего ПЛЭ ТТЛ-типа с положительной логикой приведена на рис. 4.12, а неинвертирующего ПЛЭ на рис. 4.13.

 

Рисунок 4.12 — Амплитудная передаточная характеристика инвертирующего ПЛЭ ТТЛ-типа с положительной логикой

 

Рисунок 4.13 — Амплитудная передаточная характеристика неинвертирующего ПЛЭ ТТЛ-типа с положительной логикой

 

Логическая «1» соответствует уровням от до .

Логический «0» соответствует уровням от до .

Участок АВ — соответствует зоне отсечки ключа, CD — насыщению, ВС — переходная область (активный режим, ). Чем круче участок ВС, тем выше качество ЛЭ.

Пороговый уровень нуля на входе характеризует максимально возможный входной сигнал ( ), а пороговый уровень «1» - характеризует минимальный входной сигнал ( ).

Помехоустойчивость ЛЭ при передаче «0» на входе определяется выражением с учётом наихудшего случая: , где - максимальный уровень «0» элементов данной серии.

Помехоустойчивость ЛЭ при передаче «1» определяется аналогично: (см. рис.4.14).

Помехоустойчивость ЛЭ определяет максимально возможное значение аддитивной помехи на входе ЛЭ, которое не приводит к переключению элемента в другое состояние (или неопределённое). Помехоустойчивости и различны, имеют значения порядка от долей до 1В для ТТЛ ЛЭ.

 

 

Рисунок 4.14 — Помехоустойчивость ЛЭ

 

Повышение запаса помехоустойчивости достигается увеличением транзисторов. Чем больше значение ( ) транзисторов, тем выше крутизна характеристики. Точки располагаются D-левее, C-правее, отсюда больший запас помехоустойчивости при передаче «0», и аналогично при передаче «1».

Быстродействие ЛЭ серий ИС ТТЛ в основном определяется инерционными свойствами применяемых биполярных транзисторов и нагрузки. Инерционность, обусловленная параметрами нагрузки, зависит от конкретной схемы и конструктивного выполнения логического устройства. Инерционность, связанная с собственно частотными свойствами ЛЭ, может быть уменьшена изменением схемотехники и режимов работы самого элемента. Основными причинами инерционности транзисторных ключей на биполярных транзисторах являются перезаряд его коллекторной ёмкости и время рассасывания. Эти параметры определяются как технологией изготовления транзисторов, так и режимами их работы в ключевой схеме. В частности, уменьшение длительностей переключения, обусловленных перезарядом коллекторной ёмкости при её неизменном значении, можно добиться уменьшением сопротивления коллекторной нагрузки.

Применяемые отечественные серии ПЛЭ:

К155, К154 — базовыми элементами являются биполярные транзисторы;

К156 — полевые транзисторы;

Пример: К155ЛБ1

К155 – серия ЛЭ;

Л – наименование логических элементов;

Б – характер группы данного класса;

И – серия схем совпадения («И»);

Н – элемент отрицания;

С – &;1, серия схем («И»);

Р – &;&-не, серия схем «И», И-НЕ;

П – прочие элементы;

1 – номер разработки данного класса.

Логические элементы бывают трёх видов:

1) потенциальные (гальванические) связи в элементах без конденсаторов;

2) импульсные – связи через конденсаторы С или через импульсные трансформаторы;

3) потенциально-импульсные, в которых имеет место и первый, и второй вид связей.

 

Диодная логика (ДЛ)

 

Логика «И»

Принципиальная схема простейшего логического элемента «И» и таблица истинности представлены на рис. 4.15. Если хотя бы на одном входе схемы имеется низкий уровень положительного напряжения, принимаемый за условный нуль, то диод, связанный через катод с этим входом, открыт и напряжение на его аноде, а, следовательно, и на выходе устройства равно нулю. Если же на всех входах схемы присутствует высокий (единичный) уровень напряжения, то выходной сигнал равен единице.

 

Логика «ИЛИ»

Простейшее логическое устройство с таблицей истинности, выполняющее операцию дизъюнкции над логическими переменными x₁ и x₂ , выраженными в форме электрических напряжений, представлены на рис. 4.16. Под единичным уровнем понимают высокий положительный потенциал. Если единичный уровень присутствует хотя бы на одном входе, то через открытый диод VD1 (VD2) это напряжение передаётся на выход, создавая единичный уровень напряжения.

 

	Таблица 4.1   вх1 вх2 вых
Рисунок 4.15 — ДЛ типа «И» с таблицей истинности

 

	Таблица 4.2   вх1 вх2 вых
Рисунок 4.16 — ДЛ типа «ИЛИ» с таблицей истинности

 

Недостатки диодной логики: схемы критичны к внутреннему сопротивлению источников ЭДС ( ), обладают нестабильными уровнями логического «0» и «1».

Время задержки .

Для ликвидации указанных недостатков были разработаны схемы ДТЛ (диодно-транзисторная логика).