Статические и динамические ЗУ

Упрощенная схема ячейки статической МОП памяти приведена на рис. 9.2.

Рисунок 9.2 — Упрощенная схема ячейки статической МОП памяти

Сигнал выборки ячейки формируется схемой «И», на входы которой поступают сигналы логической «1» с выходов дешифраторов строк и столбцов.

Схема динамической памяти приведена на рис. 9.3.

Рисунок 9.3 — Упрощенная схема ячейки динамической МОП памяти

Ячейка динамической памяти имеет вдвое меньше МОП-транзисторов и занимает вдвое меньшую площадку на кристалле. Запоминающий элемент — входная емкость транзистора VT1 С_вх. Благодаря большому входному сопротивлению R_вх МОП-транзисторов (R_вх@10Мом, С_вх»5¸10пФ) получаем постоянную времени разряда t»10mc, в связи с этим, данные необходимо регенерировать (перезаписывать) через время порядка 2¸5 mc. Для этой цели служит специальная дополнительная схема. Она автоматически обращается поочередно к столбцам, обеспечивая регенерацию данных во всех ячейках. Обращение к ячейки возможно при наличии отпирающего напряжения на транзисторах VT2, VT3 сигналом «выбор ячейки».

На рис. 9.4. представлены 4 варианта организации структуры интегральных схем статической памяти.

При 10 адресных линий А0-А9, имеем возможность адресовать 2¹⁰=1024 ячейки. Сигнал «выбор кристалла» — используется для задания одного из двух рядов памяти составленных из таких ИМС. Для организации памяти объемом 1КБайт требуется 8 таких ИМС (8х1024). Используя входы «выбор кристалла» можно организовать 2 линейки памяти (2048х8 разрядных слов).

В ИМС имеются шины или линии ввода и вывода данных. Линия чтение/запись — при подаче логической «1» обеспечивает чтение данных, при подаче логического «0» — запись.

Рисунок 9.4 — Варианты организации структуры интегральных схем статической памяти

На рис. 9.5. представлено динамическое ОЗУ объемом 4к, 16к, 64к в корпусе DIP на 16 выводов.

Рисунок 9.5 — Динамическое ОЗУ объемом 4к, 16к, 64к

Для уменьшения числа внешних выводов используется применения сигналов строба адреса строки и строб адреса столбца. Такой прием называется адресацией с мультиплексированием.

На рис. 9.6. показана схема, поясняющая метод адресации с мультиплексированием. Для памяти 4к используют дешифраторы столбца и строки, каждый из которых должен иметь 6 входов и 64 выхода. На входе каждого дешифратора стоит 6 разрядный регистр-фиксатор. Для адресации ячейки в таком ЗУ необходимо затратить 2 временных цикла.

На 6 адресных входов поступают сигналы с 6 линий: младшая часть адреса (А0-А5), после чего поступает сигнал строб адреса строки, по которому эти 6 разрядов адреса записываются в регистр-фиксатор дешифратора адреса строки, затем 6 старших разрядов адреса (А6-А11) записываются в регистр-фиксатор дешифратора адреса столбца по сигналу строб адреса столбца. После этого цикла в регистрах-фиксаторах хранится 12 разрядный адрес, что дает возможность выбрать одну из 4096 ячеек памяти.