Преобразование двоично-десятичного кода в двоичный

Во многих случаях двоично-десятичный код можно достаточно просто получить непосредственно, например с помощью двоично-десятичных счетчиков. Как будет показано ниже, в двоично-десятичном коде также можно выполнять многие вычисли­тельные операции. Однако в некоторых случаях необходимо все же провести пре­образование его в двоичный код.

Рис. 7. Преобразование двоичного кода в двоично-десятичный

с помощью комбина­ционной схемы. Приведенные значения соответ­ствуют

преобразованию числа 218.

Рис. 8. Структура интегральной микросхемы для преобразования

двоичного кода в двоично-десятичный SN 74185.

 

Это мож­но сделать путем последовательного деле­ния числа на 2. Для этого десятичное число делится на 2. Если оно нечетное, то в остатке получится 1, т.е. в разряде 2° за­писывается 1. Затем частное от деления еще раз делится на 2, и, если остаток равен нулю, в разряде 2¹ записывается 0. Если остаток равен 1, то в этом разряде записы­вается 1. Аналогично получают и более старшие разряды двоичного числа. Деле­ние двоично-десятичного числа на 2 очень просто можно провести путем сдвига вправо на один разряд, так как отдельные цифры уже представлены в двоичном коде. Самый правый бит, выдвинутый из двоич­но-десятичной разрядной сетки, и является искомым значением разряда. Но если при сдвиге единица пересекает границу между декадами, то возникает ошибка: при пере­ходе от десятков к единицам значение раз­ряда должно уменьшиться наполовину от десяти до пяти. Однако в случае двоичного числа эта величина становится равной во­сьми. Поэтому, для коррекции нужно вы­честь 3. Из этого вытекает следующее пра­вило коррекции: если старший разряд в декаде равен единице, то необходимо данную декаду уменьшить на три. Таким образом, можно непосредственно составить таблицу переключений для корректирую­щего элемента 3. Процесс преобразова­ния заканчивается, если все двоично-деся­тичное число будет выдвинуто из разряд­ной сетки.

На рис. 9 приведена комбинационная схема для преобразования 272-разрядного двоично-десятичного числа. Здесь, так же как и в схеме на рис. 7, сдвиг двоично-десятичных разрядов достигается путем соответствующего соединения одинаковых комбинационных схем. Чтобы наглядно продемонстрировать структуру этой

 

Таблица 3.Таблица переключений корректирующего элемен­та

для преобразования двоично-десятичного кода в двоичный

Рис. 9. Преобразование двоично-десятичного кода в двоичный с помощью комбинационной схемы. Приведенные значения соответствуют преобразованию числа 218.

 

схемы, на рис. 9. изображены все три корректирующих элемента для каждой ступени кодопреобразователя. В действи­тельности если старший разряд корректи­рующего элемента не используется, то, со­гласно табл. 3, коррекция не нужна и данный элемент можно исключить. На рис. 9 такие элементы изображены пунктирной линией.

Рис. 10. Структура интегральной микросхемы для преобразования

двоично-десятичного кода в двоичный.

 

Корректирующие схемы составляются из отдельных секций, содержащих по два элемента (рис. 10). Каждая секция пред­ставляет собой одну интегральную ми­кросхему ПЗУ на 32 байта, программируе­мую изготовителем. Такая микросхема (типа SN 74184) имеет пять входов и пять выходов.

 

Литература:

1. В.В. Стрыгин «Основы вычислительной, микропроцессорной техники и программирования», стр: 64-67.

2. У. Титце, К. Шенк «Полупроводниковая схемотехника», стр: 321-325.

3. Э.В. Евреинов «Цифровая и вычислительная техника», стр: 74-76.

4. В.А. Скаржепа «Электроника и микросхемотехника» (сборник задач), стр: 122-127.

 

ЗАНЯТИЕ 1.1.10 Назначение сумматоров. Комбинационные сумматоры. Синтез

одноразрядного комбинационного сумматора.

ВОПРОСЫ ЗАНЯТИЯ:

1. Назначение и классификация сумматоров.

2. Комбинационные сумматоры. Синтез одноразрядного комбинационного сумматора.

 

ПЕРВЫЙ ВОПРОС

Сумматор – электронный узел, выполняющий операцию суммирования цифровых кодов двух чисел. При сложении двух чисел, представленных в виде двоичных кодов, происходит сложение этих чисел в данном i-м разряде и прибавление единицы переноса (если она возникает) из младшего (i—1)-го разряда.

По принятой системе счисления и коди­рования различают сумматоры двоичные, троичные, десятич­ные, двоично-десятичные и др.

По способу организации суммирования сумматоры могут быть комбинационные и накапливающие.

Сумма­тор для сложения многоразрядных чисел представляет собой набор одноразрядных сумматоров, имеющих входы для слагаемых и пере­носа из младшего разряда и выходы суммы и переноса в старший раз­ряд.

 

Рис. 1. Условное графическое Рис. 2. Условное графическое ­

обозна­чение полусумматора. обозначение одноразрядного сумматора.

 

По способу обработки многоразрядных чисел различают сумматоры последовательные, параллельные ипараллельно-последовательные.

Рассмотрим сложение двух целых двоичных чисел без знаков А и В с формированием их суммы S:

Из примера следует, что при формировании результата в любом i-м разряде необходимо учесть значения чисел в этом разряде а_i и Ь_i а так­же перенос в этот разряд из предыдущего разряда р.Формируются значение сум­мы в этом разряде s_i и пере­нос в следующий разряд p_i+1. Сумматор может быть построен в виде комбинаци­онного устройства, содержа­щего схемы для сложения отдельных разрядов (одно­разрядные двоичные сумма­торы). Условия функциони­рования одноразрядного двоичного сумматора определяются в табл. 1.

Таблица 1.

 

Булевы функции, описывающие работу одноразрядно­го двоичного сумматора, можно записать в виде

Используя различные варианты преобразования этих функций, можно реализовать большое число структур одноразрядных двоичных сумматоров.

ВТОРОЙ ВОПРОС

Суммирование двоичных чисел в вычислительных устройствах осу­ществляется комбинационными сумматорами. Одним из простейших суммирующих устройств является комбинационный одноразрядный суммирующий элемент, таблица истинности и схема которого показаны на рис. 1.

Рис.1 Таблица истинности (а) одноразрядного

комбинационного сумматора и его схема (б).

 

Устройство осуществляет суммирование двух одноразрядных дво­ичных чисел, сумма s которых также имеет один разряд. На выходе р устройства формируется сигнал переноса в следующий, более стар­ший разряд, если оба суммируемых числа имеют единичные значения.

Нетрудно заметить, что функция s реализуется элементом нерав­нозначности (сумма по модулю 2):

Функция переноса — это операция «И»:

На рис. 1, б показано условное обозначение данного элемента. Этот элемент называют иногда одноразрядным полусумматором, по­скольку в нем не учитывается возможность суммирования сигнала переноса из предыдущего разряда.

Два одноразрядных полусумматора образуют одноразрядный сум­матор. Таблица истинности, схема и его условное обозначение пока­заны на рис. 2.

Рис. 2. Таблица истинности (а), схема (б) и условное

обозначение одноразрядного сумматора.

 

Промежуточная сумма s образуется в результате суммирования значений одноименных разрядов a_i и b_i исходных чисел Затем s суммируется с сигналом переноса р_i-1 из предыдущего раз­ряда и получается окончательное значение сум­мы s_i. Сигналы переносов и с обоих полусумматоров объединяются по схеме ИЛИ, образуя окончательное значение переноса p_i. Заметим, что оба сигнала и не могут быть одновременно равны единице.

Рис. 3. Схема одноразрядного комби­национного сумматора

 

Рис. 3. Схема многораз­рядного комбинационного сумматора.

 

Полученные таким образом суммирующие элементы объединяются в многоразрядные сум­маторы, как показано на рис. 3. После за­вершения операции суммирования на выхо­дах s₁, ..., s₂, ..., s_n комбинационного сумматора появится код, соответствующий сумме значений n-разрядных исходных чисел. Сиг­нал переноса р_n старшего разряда служит для индикации переполнения разрядной сетки.

Одноразрядный накап­ливающий сумматор.Это логическая схема, в кото­рой исходные слова х_i, у_i, p_{i - 1} в виде входных сигна­лов поступают на вход по­очередно и накапливаются и сохраняются на выходе после прекращения подачи сигналов. Схема накапли­вающего сумматора стро­ится на основе триггера со счетным входом, реализую­щим операцию сложения по модулю 2.

Схема одноразрядного накапливающего сумматора приведена на рис. 4. В этой схеме после установки триггера в состояние 0 сиг­налы x_i,y_i, p_i-1 поступают на элемент И – ИЛИ по­следовательно в моменты времени t₁, t₂, t₃ соответст­венно.

В момент времени t₁ поступает сигнал первого слагаемого х_i ,который запоминается в триггере. Затем в момент времени t₂ через И – ИЛИ на счетный вход триггера поступает сигнал второго слагаемого у_i. При этом триггер реализует функцию s_i = f_i(x_i y_i). Затем на счет­ный вход триггера поступает сигнал переноса р_i-1 из предыдущего разряда и триггер формирует сигнал суммы

Сигнал переноса в старший разряд имеет две составляющие,

одна из которых вырабатывается схемой И_1; peaлизующей переключательную функцию.Вторая со­ставляющая вырабатыва­ется в том случае, ес­ли х_i и y_i равны 1. Она реализуется схемой И₂, на один из входов которой подается сигнал с инверсного выхода триггера, а на другой второе слагаемое y_i,которое подается в дискретный момент времени t₃. В этот момент времени в триггере хранится функция f_i, по­этому элемент И₂ реализует пере­ключательную функцию

 

Таким образом, сигнал перено­са на выходе схемы ИЛИ₃ опреде­ляется выражением

 

Рис. 4. Схема одноразрядного накап­ливающего сумматора.

 

Основной недостаток накапли­вающего сумматора – малое быстродействие, поскольку в каждом цикле суммирования одного разря­да двух слагаемых число срабаты­ваний счетной схемы может быть равно трем.

 

Литература:

1. В.В. Стрыгин «Основы вычислительной, микропроцессорной техники и программирования» стр: 105-108.

2. Б.Я. Лихтциндер «Микропроцессоры и вычислительные устройства в радиотехнике» стр: 43-44.

 

 

ЗАНЯТИЕ 1.1.11 Комбинационные сумматоры последовательного и

параллельного действия.

ЗАНЯТИЕ 1.1.12 Основные характеристики надежности цифровых устройств.

Функции систем контроля и диагностирования.

ВОПРОСЫ ЗАНЯТИЯ:

1. Сумматоры последовательного и параллельного действия.

2. Основные характеристики надежности цифровых устройств.

3. Функции систем контроля и диагностирования.

 

ПЕРВЫЙ ВОПРОС

Последовательные сумматоры. Это одноразрядные сумматоры, в которых числа поступают на сло­жение последовательным кодом. Они преобразуют последователь­ные коды слагаемых, подаваемых на вход сумматора, в последователь­ный код суммы этих слагаемых.

Параллельные сумматоры. Это сумматоры, в которых используются параллельные коды; в таких сумматорах имеется отдельная схема суммирования для каждого разряда. На рис. 5 приведена схема параллельного n-разрядного сумматора со сквозным переносом. Цепь сквозного переноса является частью схем сумматоров и представляет собою цепь последовательно включенных схем И — ИЛИ (см. схемы И— ИЛИ на рис. 3). В этом сумматоре п-разрядные числа х₁y₁, ..., х₂y₂, ...,x_ny_n подаются одновременно на его входы. Перенос p_i-1 каждого отдельного предыдущего однораз­рядного сумматора подается на вход переноса последующего одноразрядного сумматора.

Рис. 1. Схема параллельного n-разрядного сумматора.

 

Быстродействие такого сумматора определяется временем сумми­рования в разряде сумматора t_c и временем распространения пере­носа t_p последовательно по всему n-разрядному сумматору, т. е. T=t_c+(n—l)t_p.

Для повышения быстродействия сумматоры выполняют с исполь­зованием схем с ускоренным распространением переносов (парал­лельным или групповым).

Для сложения n-разрядных чисел необходимо п – 1 одноразряд­ных полных сумматоров и один полусумматор в нулевом разряде (рис. 1, г).

В настоящее время в виде микросхем выпускаются одно-(165ИМ1), двух- (155ИМ2) и четырехразрядные (155ИМЗ, 564ИМ1) двоичные сумматоры. На рис 2, а показано условное графическое обозначение четырехразрядного двоичного сумматора. Входы A_t и В;, где t = 1, 2, 3, 4 и Р_о логически равноценны.

Рис. 2.

 

 

Рис. 3.

 

ВТОРОЙ ВОПРОС

Под надёжностью изделия (элемента, узла, устройства, системы) понимают свойство последнего сохранять своё качество при определенных условиях эксплуатации в течении заданного промежутка времени, т.е. надежность – качество, развернутое во времени.

Изделия в процессе эксплуатации подразделяются по показателям надежности:

1. Невосстанавливаемые изделия – изделия, поведение которых существенно лишь до первого отказа. Характеризуются следующими показателями надёжности: интенсивностью отказов λ(t); частотой отказов f(t); вероятностью безотказной работы P(t); вероятностью отказа Q(t); наработкой на отказ Т_о.

2. Восстанавливаемые изделия – изделия, эксплуатация которых допускает их многократный ремонт. Характеризуются следующими количественными показателями надежности: параметрами потока отказов ω(t) и потока восстановлений μ(t); функцией готовности К_г(t); коэффициентом готовности К_г; средним временем работы между двумя отказами t_ср; средним временем восстановления t_в.

При анализе и сравнении качества изделий, при расчете надежности, при определении вероятности исправного действия системы и сроков ремонта, при определении запасов комплектующих изделий, а также при некоторых других технических и экономических расчетах необходима количественная оценка надежности.

Для удобства рассмотрения показатели надежности подразделяются на четыре группы.