Выбор аналогового сигнала (SF3)
Биты 0-2 входа STS– достоверность соответственно значений A0-A2(0 – достоверно, 1 – недостоверно). Если A0-A2недостоверны, Out_Aне меняется и устанавливается бит 0 выхода STS. Если из A0-A2достоверно только одно значение, оно записывается в Out_A. Если из A0-A2достоверны два значения, в Out_Aзаписывается их среднее арифметическое. Если A0-A2достоверны: если бит 8 входа STSне установлен, Out_A=M, где M– медиана (вычисляется по A0-A2). Кроме того, вычисляются величины di= (Ai-M)/M. При di> %устанавливаются соответственно биты 8, 9 и 10 выхода STS; если бит 8 входа STSустановлен, блок работает по аналогичному алгоритму, но дополнительно вычисляется сумма значений A0-A2, из которой затем вычитаются значения, для которых di> %. Скорректированная таким образом сумма делится на N(число значений, для которых di< %), и полученный результат записывается в Out_A. Если установлен бит 9 входа STS, значение битов 12-15 выхода STSиндицирует N. Выбор цифрового сигнала (SD3) Биты 0-2 входа STS– достоверность соответственно значений D0-D2(0 – достоверно, 1 – недостоверно). Если D0-D2недостоверны, Out_Dне меняется и устанавливается бит 0 выхода STS. Если из D0-D2достоверно только одно значение, оно записывается в Out_D. Если из D0-D2достоверны два значения (Dkи Dm): если бит 0 входа 1/0равен 0, то Out_D= DkOR Dm если бит 0 входа 1/0равен 1, то Out_D= DkAND Dm Если D0-D2достоверны, то Out_D= S= (D0& D1) | (D0& D2) | (D1& D2) (Sравно 0 или 1 в зависимости от того, каких значений больше в D0-D2). Далее Sсравнивается с D0-D2, при неравенстве устанавливаются соответственно биты 8-10 выхода STS. Если установлен бит 9 входа 1/0, значение битов 12-15 выхода STSиндицирует число значений, равных S.
Импульс по переднему фронту (rTRIG) Этот блок формирует прямоугольный импульс длиной в один такт пересчета при изменении значения младшего разряда INPс 0 на 1. Импульс по заднему фронту (fTRIG) Выход QFпринимает значение 1 на один такт пересчета при изменении значения входа INPс любого положительного на 0. Триггер с приоритетом по установке (SR) Выход Qизменяет свое значение с 0 на 1 при изменении значения входа INSс 0 на любое положительное (при этом значение входа INRможет быть любым неотрицательным). Для сброса выхода в 0 нужно подать 0 на вход INSи любое положительное значение на вход INR. Триггер с приоритетом по сбросу (RS) Выход Qизменяет свое значение с 0 на 1, если INS> 0 и INR= 0. Для сброса выхода в 0 нужно подать любое положительное значение на вход INR. Счетчик (CTU) Функцией данного блока является подсчет количества тактов пересчета, в течение которых значение контролируемой величины (вход INP) было отлично от 0, и сравнение этого количества с заданной уставкой. Вход CLRиспользуется для смещения текущего значения счетчика (выход QT), вход PV– для задания уставки, а выход QEпоказывает результат сравнения значения счетчика с уставкой. Ниже индекс iобозначает номер текущего такта пересчета блока. При CLRi= 0 и QTi< PVi: если INPi<> 0 , то QTi= QTi –1+ 1, в противном случае QTi= QTi –1 При CLRi> 0: QTi= CLRi- 1 и вне зависимости от PViи INPiсчетчик останавливается. Если QTi> PVi, то QEi= 1 (при этом счетчик останавливается), в противном случае QEi= 0.
Популярное: Модели организации как закрытой, открытой, частично открытой системы: Закрытая система имеет жесткие фиксированные границы, ее действия относительно независимы... ©2015-2024 megaobuchalka.ru Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав. (463)
|
Почему 1285321 студент выбрали МегаОбучалку... Система поиска информации Мобильная версия сайта Удобная навигация Нет шокирующей рекламы |