Элементы памяти БИС ОЗУ, ПЗУ

Элементы памяти статистического ОЗУ. ЭП биполярного ОЗУ представляет собой асинхронный RS-триггер, построенный из двух логических элементов И-НЕ, выполненных на двух двухэмиттерных транзисторах.

ЭП подключен к двум разрядным линиям РЛ “0” и РЛ “1” и адресной линии АЛ. В зависимости от комбинации напряжений на этих линиях ЭП может работать в режимах хранения, записи и считывания информации.

Если, например, транзистор Т1 открыт, то низкий потенциал его коллектора подается на базу транзистора Т2 и поддерживает его закрытое состояние. Высокий потенциал коллектора закрытого Т2, в свою очередь, поддерживает открытое состояние транзистора Т1. В состоянии хранения по линии адреса АЛ поддерживается низкий потенциал.

Пусть ЭП хранит нуль 0, если Т2 закрыт, а Т1 – открыт. Тогда для записи единицы 1 необходимо одновременно подать высокие уровни в линии АЛ и РЛ “0” и низкий уровень в линию РЛ “1”. Тогда транзистор Т1 закрывается, а Т2 – открывается. Для считывания информации в адресную линию АЛ подается высокий уровень. При этом в транзисторе, находящемся в открытом состоянии, происходит перераспределение токов эмиттеров, и большая часть тока будет течь в разрядной линии РЛ “1”, если считывается 1, или в РЛ “0” – если считывается 0.

Биполярные SRAM обладают наивысшим быстродействием, однако по сравнению с SRAM, выполненными по МОП-технологиям, имеют значительно меньшую емкость и большее энергопотребление. Это объясняется тем, что МОП-транзистор занимает в несколько раз меньшую площадь на кристалле, чем биполярный, и потребляет меньший ток. Последние достижения МОП-технологий обеспечивают приближение МОП ЗУ по быстродействию к биполярным.

Наименьшим энергопотреблением отличаются ЗУ, выполненные на комплементарных МОП-транзисторах (КМОП-технология). В ЭП КМОП-типа транзисторы Т1 и Т2 имеют каналы p-типа, а транзисторы Т3 – Т6- каналы n-типа.

В результате потребляемая мощность в режиме хранения определяется токами утечки каналы n- и p-переходов. В режиме переключения требуется значительно бóльшая мощность, так как при этом ток протекает через оба приоткрытых транзистора Т1, Т4 и Т2, Т5. Однако, расходуемая мощность КМОП ЗУ на порядок меньше, чем у биполярных.

Элемент памяти динамического ОЗУ. Накопитель занимает большую часть площади кристалла микросхем памяти, поэтому для увеличения их информационной емкости необходимо уменьшать размеры ЭП. Это достигается при использовании динамического способа хранения информации в виде заряда, накопленного на паразитной емкости. Обычно динамические ЭП реализуются на МДП-транзисторах, так как при этом обеспечивается достаточно длительное время хранения информации (приблизительно 10 миллисекунд) без ее регенерации.

Один из вариантов трех-транзисторного динамического ЭП с раздельными шинами для записи и считывания показан на рис. 61. Информация хранится в виде заряда емкости C_З ≈ 0,1 пф. В процессе записи от РЛ_З при разрешающем высоком потенциале на АЛ_З через открытый транзистор Т2 заряжается емкость C_З до потенциала РЛ_З, соответствующего U⁰ или U¹. По окончании сигнала адреса на АЛ_З транзистор Т2 запирается и ЭП переходит в режим хранения информации.

Считывание информации производится на разрядной линии РЛ_сч, находящейся под высоким потенциалом U¹, при подаче на адресную линию считывания АЛ_сч высокого потенциала, которым открывается транзистор Т3. Если ЭП находится в единичном состоянии (C_З заряжена до потенциала до U¹), то транзистор Т1 также будет открыт и потенциал разрядной линии снизится до потенциала U⁰. Если емкость C_З была заряжена до потенциала U⁰, то транзистор Т1 будет находиться в закрытом состоянии и потенциал РЛ_сч останется неизменным, т. е. равным U¹.

Чтобы избежать потери информации из-за уменьшения с течением времени заряда емкости C_З, производится его периодическая регенерация (восстановление).

В режиме регенерации сигналы выборки подаются на обе адресные линии АЛ_сч и АЛ_З. Сигналы, считанные с выхода каждого ЭП выборкой строки, через усилители-регенераторы подаются на их входы, и восстанавливают потенциал емкости до первоначальной величины. Так одновременно производится регенерация информации в одной из строк накопителя.

Для выполнения полной регенерации необходимо на адресные входы последовательно подать адреса всех строк. Для большинства микросхем регенерацию необходимо производить с частотой порядка десятков-сотен герц.

Еще меньшую площадь на кристалле занимает однотранзисторный ЭП (рис. 62).

Хранение информации осуществляется на емкости C_З, а транзистор Т1 выполняет роль ключа выборки, который открывается высоким потенциалом адресной линии АЛ. При записи в РЛ подается потенциал U⁰ или U¹, в зависимости от поступающего на микросхему сигнала: DI = 1 или 0. Такой же потенциал устанавливается на емкости C_З и сохраняется на ней после окончания выборки, когда транзистор Т1 закрыт. Сохранность информации при считывании обеспечивается усилителем-регенератором, который устанавливает в РЛ промежуточный опорный потенциал U_оп, значение которого U¹ > U_оп > U⁰. Когда транзистор Т1 открывается сигналом АЛ, опорное напряжение увеличивается до U_сч⁰ (если C_З заряжена до U⁰). Обычно , поэтому усилитель-регенератор усиливает считываемые сигналы U_сч⁰ и U_сч¹ до заданного уровня и восстанавливает первоначальный заряд на C_З.

Динамические микросхемы памяти обеспечивают наиболее высокую информационную емкость при достаточно хороших значениях других параметров. Однако, необходимость регенерации информации усложняет структуру ЗУ на их основе и требует дополнительных временных затрат. Современные динамические микросхемы памяти имеют внутреннюю регенерацию, которая реализуется в промежутках времени между выборками.

Элементы памяти ПЗУ (РПЗУ). Основное требование к такой ячейке – сохранение информации при отключенном питании. Рассмотрим схему однотранзисторной ЗЯ для биполярного ПЗУ.

В эмиттерной цепи транзистора предусмотрена плавкая перемычка (П), которая в необходимых случаях может разрушаться при первоначальном программировании.

При обращении к ЗЯ по адресной линии в случае неразрушенной перемычки в РЛ будет протекать эмитерный ток транзистора. В случае разрушенной перемычки ток протекать не будет.

Элемент памяти ПЗУ может быть выполнен и на МОП-транзисторах. Однако биполярные ПЗУ имеют более высокое быстродействие (время обращения 20…60 нс), но и большую рассеиваемую мощность, чем ПЗУ на МОП-транзисторах (время обращения 200…600 нс).

Репрограммируемые ПЗУ в настоящее время выполняются двух типов. В РПЗУ первого типа матрица элементов памяти изготавливается аналогично матрице ПЗУ на основе МОП-транзисторов, но у которых между металлическим затвором и слоем изолирующего окисла осаждается тонкий слой нитрида кремния (МНОП-транзисторы). Нитрид кремния способен захватывать и сохранять длительное время (до 10 лет и более) электрический заряд. В исходном состоянии транзистор имеет высокое напряжение открывания (10…15)В, которое понижается до рабочих уровней после зарядки слоя нитрида кремния. Чтобы зарядить слой нитрида кремния, на затвор МНОП-транзистора подается высоковольтный программирующий импульс, по амплитуде в несколько раз превышающий рабочие уровни напряжений (15…20)В. При подаче сигнала на адресную линию, подключенную к затворам транзисторов, происходит открывание только заряженных транзисторов. Таким образом, наличие заряда приводит к тому, что ЭП хранит 0, а его отсутствие – 1.

Для стирания записанной информации, т.е. удаления заряда захваченного слоем нитрида кремния, на затвор МНОП-транзистора необходимо подать импульс напряжения противоположный, чем при записи полярности.

Другие варианты ЭП РПЗУ выполняются на МНОП-транзисторах плавающим (изолированным) затвором. Подача высокого напряжения между истоком и стоком вызывает накопление в плавающем затворе заряда, создающего проводящий канал между стоком и истоком. Стирание информации осуществляется облучением транзисторов через кварцевое окно ультрафиолетовым излучением, которое разряжает затворы транзисторов и переводит их в непроводящее состояние.

Стирание информации таким способом имеет ряд очевидных недостатков, которые отсутствуют при электрическом стирании. Для этого в транзисторе выполняется второй управляющий затвор. Однако, ввиду большой площади ЭП, микросхемы РПЗУ с электрическим стиранием имеют в 2…4 раза меньшую информационную емкость, чем микросхемы со стиранием ультрафиолетовым светом.

Параметры интегральных ЗУ.

В номенклатуру параметров ЗУ входят следующие основные величины:

Информационная емкость в битах – параметр, характеризующий степень интеграции.

Удельная мощность – общая мощность, потребляемая в режиме хранения, отнесенная к 1 биту.

Максимальная частота обращения при считывании.

Удельная стоимость одного бита информации. Этот параметр – один из определяющих при сравнительных оценках.

МОП – транзисторные ОЗУ в целом превышают биполярные по информационной емкости, удельной мощности и удельной стоимости, но уступают им по быстродействию. Минимальная удельная мощность свойственна КМОП-схемам, а минимальная стоимость – динамическим типам ОЗУ. Среди биполярных разновидностей максимальное быстродействие характерно ОЗУ в базисе ЭСЛ.

8. ПРИНЦИПЫ СОЗДАНИЯ БОЛЬШИХ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ СХЕМ

В настоящее время цифровая электроника в подавляющем большинстве базируется на больших и сверхбольших интегральных схемах. В то же время можно сказать, что в основе БИС и СБИС лежит интеграция простых ИС.

Общая характеристика БИС. Примером простых ИС являются логические вентили типа ТТЛ, КМОП, ЭСЛ и др., а также простые триггеры. Следующее место по сложности занимают СИС, которые включают сумматоры, счетчики ОЗУ и ПЗУ небольшой емкости. На основе БИС реализуются, например, арифметико-логические и управляющие устройства ЭВМ, цифровые фильтры и т. д. Современные процессоры вычислительных устройств, сложные многофункциональные устройства реализуются в СБИС. Наибольшая степень интеграции свойственна однородным структурам – ЗУ и составляет в настоящее время десятки миллионов элементов на кристалле. Использование БИС приводит к резкому улучшению всех основных показателей по сравнению с аналогичным функциональным комплексом, выполненным на отдельных ИС: уменьшается количество корпусов, число сборочных и монтажных операций, количество внешних, наиболее ненадежных соединений. Все это способствует уменьшению размеров, массы, стоимости и повышению надежности. Уменьшение длины межсоединений внутри кристалла позволяет повысить быстродействие и помехоустойчивость устройства.

Базовые матричные кристаллы. Главнейший вопрос, возникающий при проектировании БИС, СБИС, – это вопрос об их технически и экономически целесообразной сложности. Необходимо сочетание достаточной сложности (чтобы реализовать преимущества высокой степени интеграции) с достаточной универсальностью (чтобы обеспечить экономически оправданный объем выпуска). Этого компромисса можно достигнуть, обеспечивая элементарную избыточность и многофункциональность. Данный принцип положен в основу БИС на базовых матричных кристаллах (БМК). Базовый матричный кристалл – это набор топологических ячеек или простых ИС, расположенных в виде матрицы, между элементами которой отсутствуют соединения. Для получения БИС с заданными функциями отдельные элементы внутри ячеек и сами ячейки соединяются токоведущими дорожками.

В конкретной БИС, исполненной на БМК, обычно используются не все топологические ячейки, что определяется функциональными особенностями микросхемы.

Другой принцип формирования заданной структуры БИС на БМК состоит в первоначальном создании кристалла, в котором выполнены все возможные межсоединения элементов. Затем в нужных местах межсоединений делаются разрывы путем локального удаления материала межсоединения методом разрушения.

Программируемые логические матрицы. Существенным недостатком описанных выше БИС на БМК является то, что формирование структуры БИС может быть выполнено только в рамках логической структуры, определенной их разработчиками.

Значительно большую гибкость обеспечивают программируемые пользователем логические матрицы ПЛМ. Это специализированные БИС, внутренняя структура которых, подобно БМК, состоит из матрицы базовых логических ячеек и межсоединений, но конфигурация отдельных ячеек и связей между ними осуществляется с помощью специальной схемы, расположенной на этом же кристалле. Базовые ячейки могут реализовать логические операции И (рис. 64) или операции ИЛИ (рис. 65) над входными переменными.

Общие сведения

Аналоговые микросхемы можно разделить на две группы. Первую составляют микросхемы универсального назначения: матрицы согласованных резисторов, диодов, транзисторов и т. д. Сюда также относятся интегральные операционные усилители (ОУ), появление которых является важнейшим достижением аналоговой микроэлектроники. Во вторую группу входят специализированные аналоговые микросхемы, выполняющие некоторые определенные функции, например, фильтрации, компрессию, перемножение аналоговых сигналов.

Работа любого аналогового устройства сопряжена с ошибками, источниками которых может быть технологический разброс параметров элементов, их температурный и временной дрейфы, шумы, наводки. Уменьшение погрешности работы аналоговых устройств – одна из главных задач их разработчиков. Высокая сложность решения этой проблемы вызвала отставание технологии аналоговых микросхем как самостоятельного направления микроэлектроники по сравнению технологиями цифровых микросхем. Серьезным препятствием явился ограниченный набор элементов полупроводниковых микросхем, в частности отсутствие индуктивных элементов и конденсаторов. Трудной оказалась задача разработки небольшого числа типовых структур, которые подобно ЛЭ в цифровых микросхемах могли бы стать основной для аналоговой микросхемотехники.

В настоящее время многие из указанных трудностей преодолены. Разработаны специальные схемотехнические приемы взаимной компенсации нестабильности параметров элементов электрических цепей, при которых точность работы аналогового устройства гарантируется идентичностью характеристик элементов. Особенностью схемотехники аналоговых микросхем является реализация принципа схемотехнической избыточности который несмотря на усложнение изделий, благодаря интегральной технологии, позволяет улучшить их качество.