Асинхронный RS -триггер

В простейшем исполнении триггер это симметричная структура из двух логических элементов ИЛИ–НЕ либо И–НЕ, охваченных перекрестной положительной обратной связью. Схема триггера на элементах ИЛИ–НЕ и его условное обозначение приведены на рис. 28.

Рис. 28. Асинхронный RS-триггер на элементах ИЛИ–НЕ:а – логическая структура; б – условное обозначение

 

Этот триггер (бистабильная ячейка) обладает двумя устойчивыми состояниями, которые обеспечиваются за счет связи выхода каждого элемента с одним из входов другого. Свободные входы служат для управления и называются информацион-ными или логическими. Одному из выходов присвоено наименование прямого, его обозначают буквой Q, а другому – наименование инверсного и обозначают .

Вход, по которому триггер устанавливается в единичное состояние (Q = 1,  = 0), называют входом S (от английского Set – установка), а в нулевое (Q = 0,  = 1) – входом R (reset – возврат).

Работа триггера характеризуется таблицей переходов состояний (табл. 6), из которой следует, что на двух наборах переменных его состояние не определено. Карта Карно для нахождения логической функции переходов RS-триггера приведена на рис. 29.

 

Таблица 6

Такт tn			Такт tn+1
Rn	Sn	Qn	Qn+1
0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 0 1 1 1 1	0 1 0 – 1 1 0 –

 

Доопределив ее единицами на запрещенных наборах и применив правила минимизации получим

 

.

 

Возможны следующие состояния триггера, в зависимости от комбинации входных сигналов:

· Rⁿ, Rⁿ = 0, сигнал на выходе может быть Qⁿ⁺¹ = 1 или Qⁿ⁺¹ = 0, что соответствует нейтральному состоянию (режим хранения информации);

· Sⁿ = 1, Rⁿ = 0, Qⁿ⁺¹ = 1 – установка триггера в единичное состояние;

· Sⁿ = 0, Rⁿ = 1, Qⁿ⁺¹ = 0 – установка в нулевое состояние;

· Sⁿ = 1, Rⁿ = 1 – состояние не определено. Если затем входная комбинация станет Sⁿ = 0, Rⁿ = 0, то триггер с равной вероятностью может установиться или в нулевое, или в единичное состояние, поэтому входная комбинация Sⁿ = 1, Rⁿ = 1 недопустима.

Минимизированная таблица состояний RS-триггера и его временная диаграмма имеют вид (рис. 30):

 

 

При синтезе устройств на триггерах возникает задача определения требуемых входных комбинаций для перехода триггера из одного (заданного) состояния Qⁿ в другое (требуемое) Qⁿ⁺¹.

Эту задачу удобно решать с помощью таблицы, называемой матрицей переходов.

Рассмотрим функцию переходов для всех возможных изменений выхода триггера Qⁿ ® Qⁿ⁺¹:

 

0 ® 0; 0 ® 1; 1 ® 0; 1 ® 1.

 

С учетом этого, получим систему уравнений

 

.

 

Результаты анализа этих уравнений позволяют составить матрицу переходов RS-триггера (табл. 7), показывающую сочетания входных сигналов, которые обеспечивают требуемое состояние триггера при его переходе из такта n в такт (n + 1). Если RS-триггер выполнить на элементах И–НЕ, то получим схему, приведенную на рис. 31.

 

 

Такой вариант триггера называют -триггером или RS-триггером с инверсным управлением.

Синхронный RS -триггер. Известно, что из-за задержек переключения логических элементов могут возникнуть ложные состояния. Устранить это помогает временное стробирование. Временное стробирование обеспечивается синхронизирующими (тактовыми) импульсами, поэтому синхронный RS-триггер кроме информационных входов R и S имеется вход C, на который подается синхронизирующий сигнал (рис. 32).

Такой триггер функционирует как RS-триггер только при условии наличия синхронизирующих импульсов. В противном случае, т.е. при отсутствии синхронизирующих импульсов, состояние его сохраняется неизменным Qⁿ⁺¹ = Qⁿ , какие бы сигналы ни подавались на информационные входы, причем возможна подача сочетания R=S=1 (или R=S=0 для триггера с инверсными входами).

Рис.32. Синхронный RS-триггер с прямыми статическими входами на элементах И-НЕ и его условное обозначение

 

Специфика синхронных триггеров со статическим управлением по входу синхронизации такова, что в течение времени действия тактового импульса смена сигналов на информационных входах вызывает новые срабатывания. Следовательно, синхронные триггеры со статическим управлением при активном состоянии тактового входа ведут себя подобно асинхронным. Во многих случаях это свойство является недостатком, так как может оказаться причиной сбоев в цифровых устройствах.

От этого свободны триггеры с динамическим и двух ступенчатым управлением. Триггеры с динамическим управлением в зависимости от схемы исполнения реагируют на перепад напряжения от нуля к единице, либо от единицы к нулю. Таким образом, сигналы, поступающие на динамический вход, воспринимаются только в те моменты времени, когда их состояние изменяется определенным образом.

На рис. 33. приведено условное обозначение синхронных RS-триггеров с динамическими входами синхронизации.

Двухступенчатые триггеры содержат первую ступень для промежуточной записи входной информации и вторую – для последующего запоминания и хранения. У двухступенчатых триггеров формирование нового состояния происходит за два такта, поэтому их иногда называют двухтактными.

Функциональные свойства всей триггерной системы определяются первой ступенью, вторая ступень обычно представляет собой синхронный RS-триггер со статическим управлением.

D -триггер

 

Функциональная особенность триггеров этого типа состоит в том, что сигнал на выходе Q в такте (n+1) равен значению сигнала на входе D в предыдущем такте n. Другими словами, D-триггер задерживает на один такт информацию, существовавшую на входе D. Триггер принял свое название от первой буквы английского слова delay – задержка. Логическое уравнение D-триггера имеет вид:

 

.

Асинхронный D-триггер не применяется, так как его выход просто повторяет входной сигнал после окончания переходного процесса, поэтому все реальные D-триггеры тактируемые и функционируют в соответствии с табл. 8. Смена состояний триггера происходит под действием тактового импульса (С=1), т. е. хранение информации в D-триггере обеспечивается цепями синхронизации. Управление по тактовому входу может быть статическим, динамическим, а также двухступенчатым.

Матрица переходов D-триггера приведена в (табл. 9)

Структурная логическая схема простейшего D-триггера со статическими входами и его условное обозначение представлены на рис.34.

 

а б

Рис.34. Пример D-триггера со статическим управлением уровнем С = 1 – а и его обозначение – б

T -триггер

 

Триггер Т -типа, или счетный триггер, имеет один информационный Т-вход. Смена его состояний происходит всякий раз, когда входной сигнал меняет свое значение в определенном направлении. В зависимости от того, какой перепад напряжения используется для управления (от нуля к единице или от единицы к нулю), различают Т-триггеры с прямым или инверсным динамическим управлением ( -триггер).

По способу ввода входной информации Т-триггеры могут быть асинхронными и синхронными.

Управление Т-триггера имеет вид

 

.

Порядок смены состояний Т и -триггеров приведен в табл. 10, а их временная диаграмма работы на рис. 35.

Особенностью Т-триггера явля-ется в два раза меньшая часто-та выходных сигналов по срав-нению с частотой сигналов на входе. Это позволяет использо-вать его в качестве делителя частоты последовательности импульсов на два, а также при создании двоичных счетчиков.

 

а б

Рис. 35. Таблица состояний Т-триггеров и временные диаграммы их работы: а – Т-триггера; б – -триггера

 

Счетные триггеры как самостоятельные микроэлектронные изделия не выпускаются промышленно, так как их легко получить из других типов триггеров, например из D-триггеров (рис. 36).

Счетные триггеры со стати-ческим управлением во время действия входного импульса проявляют склонность к генера-ции, и практической реализации не нашли.

 

JK -триггер

 

Функциональная особенность JK-триггеров состоит в том, что при всех входных комбинациях, кроме одной , они действуют подобно RS-триггеру, причем вход J играет роль входа S, а K-вход соответствует R-входу. При входной комбинации  в каждом такте выходной сигнал меняет свое значение на противоположное. JK-триггеры не имеют неопределенных состояний. Таблица переходов состояний триггера имеет вид (табл. 11)

Используя карту Карно (рис. 37) найдем минимальную форму уравнения триггера.

 

 

.

 

Для составления матрицы переходов JK-триггера подставим в полученное уравнение все возможные сочетания состояний триггера

0 00= , при любом K и J =0,

0 11= , при любом K и J =1.

1 00= , при любом J и K =1,

1 11= , при любом J и K =0.

 

Откуда следует матрица переходов (табл. 12), которую используют при синтезе цифровых устройств на JK-триггерах. В схемном отношении JK-триггер отличается от триггеров RS-типа наличием обратных связей. Логическая структура простейшего JK-триггера показана на рис. 38.

Элементы временной задержки в данной схеме играют роль стабилизаторов состояний триггера, и непосредственно на его функциональные свойства не влияют.

В интегральной схемотехнике применяются только синхронные JK-триггеры в силу жестких требований к длительности входных сигналов для асинхронного варианта.

 

Рис. 38. Логическая структура JK-триггера

 

JK-триггеры относятся к универсальным устройствам. Их универсальность имеет двойственный характер. Во-первых, эти триггеры с равным успехом могут быть использованы в счетчиках, регистрах, делителях частоты и других электронных узлах, во-вторых, путем определенного соединения выводов они легко обращаются в триггеры других типов.

Если, например, принять J=Dи K= , то уравнение JK-триггера примет вид:

 

,

 

что соответствует логическому уравнению D-триггера.

Для получения T-триггера достаточно объединить вход J и K и подавать на них входные импульсы. Это будет вариант синхронного T-триггера. В асинхронном варианте T-триггера на входы J и K подают сигнал логической единицы, а входные импульсы поступают на вход синхронизации (рис.39).

 

а б в

Рис. 39. Использование JK-триггера в качестве: а – D-триггера; б – асинхронного T-триггера; в – синхронного T-триггера

 

Рассмотренные JK-триггеры являются одноступенчатыми.

Однако более устойчивыми в работе являются двухступенчатые триггеры, поскольку обе ступени тактируются поочередно, что предупреждает паразитную генерацию в схеме.

 

 

6. Цифровые ФУНКЦИОНАЛЬНЫЕ УЗЛЫ ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА

 

6.1 Интегральные счетчики

 

Счетчиком называется устройство, предназначенное для подсчета числа входных сигналов и хранения в определенном двоичном коде этого числа.

Счетчики – это цифровые автоматы, внутренние состояния которых определяются только количеством сигналов “1”, пришедших на вход. Сигналы “0” не изменяют их внутренние состояния.

Триггер Т-типа является простейшим счетчиком, который считает до двух. Счетчик, образованный цепочкой из m триггеров, сможет подсчитывать в двоичном коде 2^m входных импульсов. Каждый из триггеров в этой цепочке называют разрядом счетчика.

Основная характеристика счетчика – модуль счета, или емкость счетчика K_сч.. Это количество поступивших входных сигналов, которое возвращает счетчик в исходное состояние.

Количество триггеров, необходимое для реализации счетчика, равно m = log₂ K_сч., где m – ближайшее большее целое число.

Классификация счетчиков

Цифровые счетчики классифицируются следующим образом:

· по модулю счета: двоичные, двоично-десятичные или с другим основанием счета, недвоичные с постоянным модулем счета, с переменным модулем счета;

· по направлению счета: суммирующие, вычитающие, реверсивные;

· по способу организации внутренних связей: с последовательным переносом, с параллельным переносом, с комбинированным переносом, кольцевые.

Классификационные признаки независимы и могут встречаться в различных сочетаниях: например, суммирующие счетчики бывают как с последовательным, так и с параллельным переносом и могут иметь двоичный, десятичный и иной модуль счета.

В суммирующем счетчике каждый входной импульс увеличивает число, записанное в счетчик, на единицу (для счетчиков с естественным порядком счета) и на единицу и более для счетчиков с произвольным порядком счета.

Вычитающий счетчик действует обратным образом: двоичное число, хранящееся в счетчике, с каждым поступающим импульсом уменьшается. Переполнение счетчика наступает при поступлении на его вход количества импульсов большего K_сч..

Реверсивный счетчик может работать в качестве суммирующего и вычитающего. Эти счетчики имеют дополнительные входы для задания направления счета.

Счетчики могут быть как асинхронными, так и синхронными.

 

Последовательные счетчики

Рассмотрим работу суммирующего двоичного счетчика (K _сч. = 2^m) с естественным порядком счета и с K _сч. = 8. Для его построения необходимо m = log₂ 8 = 3 триггера, что соответствует трем разрядам двоичного числа.

Таблица состояний такого счетчика имеет вид (табл. 13), причем входной сигнал xⁿ обозначим через 1, Q₃ⁿ – старший разряд, Q₁ⁿ – младший разряд.

Таблица 13

xn	Q3n	Q2n	Q1n	Q3n+1	Q2n+1	Q1n+1
1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 0 0 1 1 1 1 0	0 1 1 0 0 1 1 0	1 0 1 0 1 0 1 0

 

Из анализа таблицы видно:

· триггер младшего разряда Q₁ переключается от каждого входного сигнала;

· второй разряд Q₂ переключается через два входных сигнала;

· третий разряд Q₃ переключается через четыре входных сигнала.

Таким образом, частота переключения каждого следующего триггера уменьшается вдвое. Следовательно, счетчик можно построить как цепочку последовательно включенных счетных триггеров.

Построим такой счетчик на JK-триггерах, работающих в счетном режиме (рис. 40).

 

А

 

б

Рис. 40. Последовательный суммирующий счетчик на JK-триггерах – а; временная диаграмма его работы – б

 

Данный счетчик может работать как вычитающий. Для этого необходимо сигналы на входы последующих разрядов подавать с инверсных выходов триггеров предыдущих разрядов.

Так как полученный счетчик – асинхронный, то каждый его триггер срабатывает с задержкой относительно входного сигнала. Поэтому по мере продвижения сигнала от младшего разряда к старшему эта задержка суммируется и может произойти искажение информации, в виде несоответствие числа уже поступивших в счетчик импульсов и кода на его выходах. В общем случае суммарная задержка пропорциональна числу триггеров, что снижает быстродействие счетчика.

Счетчики с параллельным переносом

Для повышения быстродействия счетчики выполняются синхронными с параллельным переносом (или параллельными).

Их особенность заключается в том, что выходы всех предшествующих разрядов соединяются с входами триггера последующего разряда, поэтому длительность переходного процесса определяется только длительностью переходного процесса одного разряда и не зависит от количества триггеров.

Отсюда следует, что параллельные счетчики – синхронные.

Структура параллельного счетчика не столь очевидна, как структура последовательного счетчика, и для ее выявления необходима определенная процедура синтеза.

В качестве примера синтезируем двоичный параллельный счетчик с K _сч. = 8.

Суммирующий счетчик. Процедура синтеза включает следующие операции:

1. Определяется необходимое количество разрядов m. В данном случае m = log₂ 8 = 3.

2. Строится таблица состояний счетчика. Для рассматриваемого примера возьмем таблицу 13.

3. Составляются карты Карно для функций переходов триггеров каждого разряда. Карта переходов строится по таблице состояний и отображает переход триггера Q_iⁿ → Q_iⁿ⁺¹ в каждом такте в зависимости от состояний остальных триггеров в такте n (рис. 41).

 

 

Например, первой строке табл. 13  соответствует левая верхняя клетка карт переходов. Так как при поступлении первой единицы в счетчик Q₁ должен перейти из нулевого состояния в единичное, а Q₂ и Q₃ должны сохранить состояние нуля, в указанную клетку карты переходов для Q₁ следует поставить 01, а в картах для Q₂ и Q₃ поставить 00 и т.д.

4. Выбирается тип триггера, например, JK-триггер, для построения счетчика. Используя матрицу переходов JK-триггера, для каждого входа триггера составляются карты Карно, в клетках которых проставляются сигналы, необходимые для обеспечения переходов триггеров, указанных в одноименных клетках карт функций переходов (рис. 42).

5.

 

Например, для переходов 01 JK-триггера согласно его матрице переходов необходимо подать сигнал J = 1, а сигнал на входе K может быть любым (* – звездочка), поэтому в верхнюю левую клетку карты Карно для J₁ проставляют единицу, а для K₁ – звездочку и т.д.

5. Проводится минимизация логических функций входов в картах Карно с целью получения их аналитических представлений, показывающих связи между входами и выходами всех триггеров, составляющих счетчик.

В процессе минимизации производится доопределения функций там, где это целесообразно, единицами в клетках со звездочками.

В результате получены следующие функции входов триггеров счетчика:

6. Строится электрическая схема счетчика, реализуя функции входов (рис. 43).

 

Рис. 43. Параллельный суммирующий двоичный счетчик с K _сч. = 8

 

В качестве триггеров выбраны универсальные JK-триггеры (микросхема К155ТВ1), особенностью которых является наличие логики типа ЗИ на входах J и K и дополнительных R S входов с инверсным асинхронным управлением.

Вычитающий счетчик. Синтез вычитающего счетчика, работающего в соответствии с таблицей переходов обратной таблице 13, включает все рассмотренные выше процедуры и дает следующие функции входов:

 

J₁ = K₁ =1

J₂ = K₂ =

J₃ = K₃ = .

Таким образом, вычитающий счетчик отличается от суммирующего тем, что сигналы на входы J и K последующих триггеров необходимо подавать с инверсных выходов триггеров предшествующих разрядов. Так как исходное состояние вычитающего счетчика – единицы во всех разрядах, то организуется общая шина установки по -входам.

Реверсивный счетчик. Такой счетчик должен, в зависимости от сигналов управления, обеспечивать или режим суммирования, или режим вычитания входных сигналов.

Из сравнения функций входов, полученных ранее для суммирующего и вычитающего параллельных счетчиков с K _сч. = 8, следует, что сами функции имеют один и тот же вид, только в случае вычитающего счетчика берутся инверсные значения переменных. Следовательно, реверсивный счетчик должен содержать схему управления, обеспечивающую подключение либо прямых, либо инверсных выходов ко входам последующих разрядов, в зависимости от сигналов управления направлением счета T.

Функция входов для реверсивного счетчика будет иметь вид:

 

K₁ = J₁ = 1,

J₂ = K₂ = TQ₁ ,

J₃ = K₃ = TQ₁ Q₂ ,

 

а его схема представлена на рис. 44.

 

Рис. 44. Реверсивный двоичный параллельный счетчик с K _сч. = 8

Счетчик работает в режиме суммирования при T = 1 и в режиме вычитания при T = 0.

Недвоичные счетчики. Счетчик, имеющий K _сч. ¹ 2^m, называется недвоичным. Состояния (2^m – K _сч.) являются избыточными и исключаются внутри счетчика с помощью обратных связей. Задача синтеза таких счетчиков сводится к определению вида необходимых обратных связей и минимизации их числа.

Рассмотрим пример синтеза суммирующего счетчика с K _сч. = 3.

1. Определяем необходимое количество триггеров:

 

.

 

Округляем m до двух.

2. Находим число избыточных состояний:

 

2² – 3 = 1

 

3. Из числа возможных состояний счетчика исключим, например, состояние

 

Q₁ = Q₂ = 1

 

4. Строим таблицу переходов счетчика:

5. Составляем карты переходов триггеров счетчика, проставляя в клетках, соответствующим исключенным наборам, прочерк:

6. Выбираем тип триггеров (D-триггер). Используя матрицу переходов D-триггера и построенные карты переходов триггеров счетчика, строим карты функций входов триггеров:

 

 

Находим функции входов триггеров счетчика:

 

 

7. Строим схему счетчика (рис. 45):

 

Рис. 45. Параллельный недвоичный счетчик с K _сч. = 3 на D-триггерах

 

Как видно из схемы, исключение из состояний счетчика двоичного числа 11 достигается подачей сигналов с инверсных выходов первого и второго разрядов на вход первого разряда.

При использовании в счетчике триггеров JK-типа функции входов имеют вид:

 

J₁ = , J₂ = Q₁ , K₁ = K₂ = 1,

 

а его схема приведена на рис. 46:

 

 

Рис. 46. Параллельный недвоичный счетчик с K _сч. = 3 на JK-триггерах

 

Двоично-десятичные счетчики. Двоично-десятичные счетчики имеют K _сч. = 10. Их синтезируют на основе четырехразрядного счетчика, исключая N = 2^m – K _сч. = 2⁴ – 10 = 6 избыточных состояний. Так как исключить можно любые 6 из 16 состояний, то общее число возможных схем построения таких счетчиков достигает приблизительно 76 × 10⁶ .

В разных вариантах схем одному и тому же десятичному числу могут соответствовать различные кодовые комбинации, т. е. различные варианты счетчиков работают в различных двоично-десятичных кодах.

Особую форму составляют двоично-десятичные счетчики, работающие в самодополняющихся кодах, особенностью которых является соответствие обратных двоичных чисел обратным десятичным числам. Целесообразность такого соответствия очевидна, так как в ЭВМ операции вычитания заменяются операцией сложения кода уменьшаемого с обратным кодом вычитаемого. Примером такого самодополняющегося кода может быть следующий код:

 

 

Последовательность синтеза двоично-десятичных счетчиков не отличается от синтеза недвоичных счетчиков.

 

6.2 Цифровые регистры

 

Цифровыми регистрами называют устройства, предназначенные для хранения и преобразования многоразрядных двоичных чисел. Запоминающими элементами регистра являются триггеры, число которых равно разрядности хранимых чисел. Кроме триггеров регистры содержат также комбинационные схемы, предназначенные для ввода и вывода хранимых чисел, преобразования их кодов, сдвига кодов на то или иное число разрядов. Информация в регистрах хранится, как правило, в течение некоторого количества тактов

Различают параллельные регистры (регистры памяти), последовательные регистры (регистры сдвига), параллельно-последовательные регистры (например, ввод в параллельном коде, вывод – в последовательном и наоборот).

В регистрах памяти число вводится (выводится) за один такт, а в регистрах сдвига – за n тактов, где n – разрядность чисел.

По способу ввода-вывода регистры подразделяются на однофазные и парафазные. В однофазных ввод (и вывод) производится только в прямом или только в обратном коде, в парафазных возможен ввод и вывод как в прямом, так и в обратном кодах.

В параллельных регистрах можно производить поразрядные логические операции с хранимым числом и вновь вводимым. Вид логических операций зависит от типа триггеров, составляющих регистр, и комбинации сигналов управления.

Регистры сдвига применяются для преобразования последовательного кода в параллельный (и обратно), для умножения и деления многоразрядных чисел и т. д.

Параллельные регистры

Структурная схема регистра этого типа представлена на рис. 47.

Рис. 47. Структура параллельного регистра

 

Изменение хранящейся информации (ввод новой информации) происходит после соответствующего изменения сигналов на входах A при поступлении определенного уровня (С = 0 или С = 1) или фронта синхросигналов. В качестве разрядов регистра памяти используются синхронизируемые D-триггеры, если информация поступает в виде однофазных сигналов, или RS-триггеры, если информация поступает в виде парафазных сигналов (рис. 48)

 

а б

Рис. 48. Регистры памяти: а – однофазный; б – парафазный

 

Предварительная очистка регистра производится с помощью асинхронных входов R_а установки триггеров в нулевое состояние.