Кремниевая наноэлектроника

ГЛАВА 3

НАНОТЕХНОЛОГИИ В ПРМЫШЛЕННОСТИ И ЭНЕРГЕТИКЕ

Наноэлектроника

Кремниевая наноэлектроника

 

Тенденции развития микроэлектроники. Основной тенденцией развития микроэлектроники является уменьшение размеров элементов интегральных микросхем (ИС), повышение степени интеграции и функциональной сложности устройств на базе постоянного совершенствования технологических процессов и поиска новых конструктивных решений. Эта тенденция выразилась в т. н. «законе» Мура, который представляет собой скорее эмпирическое правило. В 1965 году один из будущих основателей корпорации Intel Г. Мур предсказал, что количество транзисторов в ИС будет примерно удваиваться каждые два года. Вычислительная мощность микропроцессоров, измеряемая в миллионах выполняемых команд в секунду, стабильно увеличивалась с повышением количества транзисторов. Прогноз, сделанный на самом начальном этапе развития микроэлектроники, достаточно хорошо оправдывался на протяжении 40 лет.

В 2007 году Мур заявил, что закон, очевидно, скоро перестанет действовать из-за приближения минимального размера элементов ИС к физическому пределу, определяемому атомарной природой вещества и конечной скоростью распространения электромагнитного взаимодействия. Например, для процессора с тактовой частотой 10 ГГц время такта составляет 100 пс и за 1 такт свет в диэлектрике может пройти расстояние порядка 15 – 20 мм, что примерно соответствует размеру кристалла ИС. Согласно фундаментальным законам физики передача информации на определенное расстояние не может происходить быстрее скорости света.

Современный этап характеризуется достижением минимальных размеров элементов, близких к физическим ограничениям на предельный размер (~ 10 нм), разработкой ИС со степенью интеграции 10⁸ транзисторов на кристалле, постепенным отходом от классических активных элементов и разработкой одноэлектронных приборов, разработкой фотонных и квантовых компьютеров, освоением новых функциональных материалов, постепенным переходом к молекулярной электронике и биоэлектронике. Все это указывает на то, что кремниевую микроэлектронику можно уже с полным правом называть наноэлектроникой.

Основным параметром, характеризующим уровень технологии производства ИС, является минимальная технологическая (топологическая, проектная) норма. Говоря о технологической норме, обычно имеют в виду минимальный для данной технологии характеристический размер. Длина затвора МДП транзистора приблизительно в 1,5 – 2 раза меньше технологической нормы. Длина канала, как правило, оказывается еще меньше длины затвора. Уменьшение технологической нормы идет по поколениям, с приблизительно одинаковым масштабным множителем, равным . Соответствующий ряд технологических норм исторически имеет следующий вид: 0,5 мкм → 0,35 → 0,25 → 0,18 → 0,13 (130 нм) → 90 → 60 → 45 → 32 нм. В настоящее время ведущими фирмами-производителями ИС и микропроцессоров освоена 22-х нанометровая технология. Имеются сообщения о готовности производства чипов с технологической нормой 14 и 10 нм. Samsung, например, анонсировал производство 10-нанометровых чипов на основе FinFET транзисторов в 2016 году. Дальнейшему уменьшению технологических норм препятствуют технологические, схемотехнические и фундаментальные физические ограничения.

Рассмотрим наиболее заметные конструктивные решения, которые существенно изменили структуру МДП-транзисторов, составляющих основу микропроцессоров и других ИС. Структура МДП-транзистора, разработанная еще на начальном этапе развития микроэлектроники, представлена на рис. 3.1. Принцип работы такого транзистора прост – при подаче на затвор положительного напряжения, превышающее некоторое пороговое значение, в приповерхностном слое полупроводника под затвором будет индуцироваться канал n-типа. Если между стоком и истоком транзистора имеется напряжение, то между ними будет протекать ток.

 

 

Рис. 3.1. МДП-транзистор с индуцированным каналом n-типа

 

Для МДП-транзисторов, входящих в состав ИС и микропроцессоров, одним из наиболее важных параметров является быстродействие. Определяющую роль здесь играет длина канала и подвижность носителей заряда в канале. Уменьшение длины канала приводит не только к росту основных функциональных параметров отдельных транзисторов, но и к практически квадратичному увеличению плотности элементов в ИС при условии, что вместе с длиной канала пропорционально уменьшается и ширина затвора. Однако, при уменьшении планарных размеров затвора уменьшается емкость структуры затвор-полупроводник, которая определяется емкостью подзатворного диэлектрика и емкостью области пространственного заряда (ОПЗ) на границах p-n-переходов транзистора. В конце концов, емкость транзистора становится сравнимой с паразитными емкостями между соседними элементами. Переключение одного транзистора начинает влиять на режим работы соседнего транзистора, что недопустимо. Поэтому при уменьшении размеров затвора необходимо уменьшать толщину подзатворного слоя диэлектрика.

Существует правило, выведенное из многолетнего технологического опыта, согласно которому при использовании материала подзатворного слоя из диоксида кремния SiO₂ его толщина должна быть примерно в 45 раз меньше планарных размеров затвора. Например, при проектной норме 45 нм это составляет 1 нм. При такой толщине слоя SiO₂ его электрическая прочность становится недопустимо низкой.

Подзатворный диэлектрик.Как уже отмечалось, при использовании материала подзатворного слоя из диоксида кремния SiO₂ толщина слоя для современных ИС должна быть на уровне 1 нм. Для сравнения − период кристаллической решетки кремния равен 0,543 нм. Кристаллическая решетка кварца SiO₂ ромбоэдрическая, параметры элементарной ячейки: а = 0,490 нм; с = 0,539 нм. Таким образом, толщина слоя SiO₂ в 1 нм приблизительно равна нескольким межатомным расстояниям, в результате чего он становится туннельно прозрачным. Затвор в этом случае уже не изолирован по току от канала, величина паразитного тока через затвор может быть сравнима с током исток-сток, что приводит к нагреву ИС даже в «холостом» режиме. Поскольку количество транзисторов на кристалле очень большое, то и суммарный ток становится большим. Это может вызвать сильный нагрев ИС. В то же время, если увеличить толщину подзатворного слоя SiO₂, то уменьшится емкость «затвор-исток», что усложнит процесс переключения канала транзистора из проводящего состояния в закрытое и наоборот. В этом случае на затвор придется подавать более высокое напряжение, что увеличит энергопотребление каждого транзистора. Однако, если использовать диэлектрик с более высокой по сравнению с SiO₂ диэлектрической проницаемостью (т. н. high-k dielectrics), то его толщину можно увеличить. Такой диэлектрик должен обладать технологической совместимостью с процессом изготовления ИС, иметь достаточно высокое пробивное напряжение и низкую плотность поверхностных состояний на границе раздела с кремнием, быть совместимым с материалом затвора. Так же велик перечень требований и к материалу затвора.

Первыми решили эту проблему инженеры Intel, которые вместо диоксида кремния перешли к новому материалу с существенно большей диэлектрической постоянной (high-k) – оксиду гафния HfO₂, что позволило достичь требуемой емкости с приемлемой толщиной диэлектрика. Это был столь существенный технологический скачок, что Мур написал: «Реализация high-k означает наиболее революционное изменение в технологии со времени изобретения MДП-транзисторов с поликремниевыми затворами в конце 60-х годов». Позже стали использовать и другие материалы. Так, применив в качестве подзатворного диэлектрика оксинитрид кремния-гафния HfSiON с диэлектрической проницаемостью k = 20 – 40 и толщиной в 3 нм, для технологического процесса 45 нм удалось уменьшить токи утечки в сотни раз. Что касается материала электрода затвора, то вместо широко используемого высоколегированного поликристаллического кремния стали использовать металлы и металлические сплавы. Например, в 65-нанометровом технологическом процессе используется силицид никеля NiSi.

Напряженный кремний.Подвижность носителей заряда в канале является важнейшей характеристикой МДП-транзистора, непосредственно определяющей его быстродействие. Подвижность носителей в полупроводнике зависит от их эффективной массы, которая, в свою очередь, определяется зонной структурой кристаллической решетки полупроводника. Подвергая решетку воздействию механического напряжения, можно изменять эффективную массу носителей. Кремний, как известно, является непрямозонным полупроводником, в нем абсолютные минимумы зоны проводимости находятся на краях зоны Бриллюэна. Электроны зоны проводимости «заселяют» шесть X-долин с анизотропной эффективной массой. В ненапряженном кремнии с ориентацией (100) в переносе заряда участвуют электроны из всех шести долин. При приложении электрического поля вдоль одного из кристаллографических направлений <010>, в переносе заряда задействованы электроны из двух долин с продольной (тяжелой) массой, а также из четырех долин с поперечной (малой) массой. Разница масс большая, поэтому электроны из двух долин фактически не участвуют в переносе заряда. Если пленку кремния растянуть вдоль направлений <010> и <001>, то электроны, участвующие в проводимости заселяют именно нужные четыре долины (две другие смещаются по энергии вверх), и подвижность может возрасти (в идеале почти в полтора раза). В кремнии p-типа, при приложении сжимающих напряжений, зона тяжелых дырок уходит по энергии вниз, и заполненной остается только зона легких дырок.

Самый распространенный вариант создания механических напряжений состоит в использовании кремний-германиевых сплавов. Кремний и германий являются химически совместимыми элементами, обладают неограниченной растворимостью, т. е. могут образовывать сплав (твердый раствор) при любом химическом составе. При этом постоянная решетки германия (~ 0,56 нм) приблизительно на 4 % больше постоянной решетки кремния (~ 0,54 нм). Поэтому, если слой кремния сформировать на подложке из кремний-германиевого сплава, то кремний оказывается под действием растягивающего механического напряжения, действующего по всем направлениям (двухосное растяжение). Для создания растягивающих напряжений можно использовать также нанесение поверх транзисторной структуры слоев Si₃N₄, вызывающих общее растяжение транзисторной структуры, включая область канала.

Впервые технология «напряженного» кремния была реализована для 90-нанометровой проектной нормы в 2001 году в IBM, в 2004 году ее начали применять Intel и AMD. Схематическое изображение структуры кремниевого МДП-транзистора с «напряженным» каналом представлено на рис. 3.2, а увеличенное изображение структуры транзистора – на рис. 3.3. Для создания «сжатого» канала p-типа формирование областей истока и стока транзистора осуществлялось с использованием сплава Si_1-хGe_х. Направление механических напряжений показано стрелками. Создание растягивающих напряжений в канале n-типа осуществлялось с помощью формирования на поверхности напряженной пленки из Si₃N₄.

 

 

Рис. 3.2. Схематическое изображение структуры МДП-транзистора с «напряженным» кремнием:

а) сжимающее напряжение; б) растягивающее напряжение

а) б)

 

Рис. 3.3. Увеличенное изображение МДП-транзистора с «напряженным» кремнием: а) сжимающее напряжение (канал p-типа); б) растягивающее напряжение (канал n-типа)

 

Толщина слоя напряженного кремния составляет примерно 10 нм, а толщина слоя Si_1-xGe_x – около 30 нм. Существуют другие варианты такой технологии, включающие в себя сжимающие и растягивающие механические напряжения (одноосные и двухосные). Выигрыш в подвижности в подобных технологиях довольно значителен и составляет несколько десятков процентов. Этот выигрыш для двухосно растянутого слоя кремния может достигать максимальных значений порядка 80 % для электронов (от 400 до 700 см ² /В·с) и около 70 % для дырок (от 100 до 170 см²/В·с), что достигается при доле германия, равной приблизительно 30 %.

Структуры «кремний-на-изоляторе».Технология КНИ – «кремний-на-изоляторе» (международный термин «Silicon-on-Insulator», SOI MOSFET) рассматривается как естественная преемница объемной технологии. Считается, что последовательное развитие технологии КНИ должно привести к достижению предельных характеристик кремниевых ИС. Исторически МДП-транзисторы, изготовленные по технологии КНИ, появились достаточно давно как элементы ИС специального применения, обладающие повышенной радиационной стойкостью и предназначенные для использования в оборудовании военного назначения, а также в аэрокосмической и атомной промышленности. При уменьшении размеров транзистора он оказывается все более чувствительным к воздействию высокоэнергетических частиц, способных вызвать сбой в работе ИС, микроконтроллера или микропроцессора. Чтобы усилить защиту от радиационного воздействия, в 1963 году стали применять не кремниевую, а сапфировую подложку, на которой эпитаксиально наращивался тонкий слой кремния. В этом тонком слое и формировались МДП-транзисторы. В такой структуре «кремний-на-сапфире» сильно уменьшаются подзатворные токи утечки, а значит и потребление энергии. Кроме этого в ней существенно уменьшена паразитная емкость, что увеличивает быстродействие транзисторов и всей микросхемы в целом. Главный недостаток данной технологии – высокая стоимость сапфировых подложек, сложность их подготовки и наличие структурных дефектов на границе раздела сапфира с кремнием. Поэтому для ИС общего назначения данная технология, использующая подложки из сапфира, применения не нашла. Свое развитие она получила в 1998 году, когда IBM внедрила в производство технологию КНИ, в которой тонкий слой кремния выращивался не на сапфире, а на слое из оксида кремния, сформированного, в свою очередь, на толстой кремниевой подложке.

Появление технологии КНИ было обусловлено следующими причинами. При уменьшении линейных размеров элементов ИС возрастает влияние барьерных емкостей p–n–переходов исток-подложка и сток-подложка (на рис. 3.4а одна из этих областей показана пунктиром). В результате все большая часть потребляемой ИС мощности затрачивается на процесс зарядки указанных емкостей в момент переключения транзистора из одного состояния в другое, а время, за которое происходит эта зарядка, определяет общее быстродействие схемы. Для уменьшения этого влияния сотрудниками IBM было предложено поместить между поверхностным приборным слоем кремния и монокристаллической кремниевой подложкой слой изолятора, который должен резко уменьшить барьерную емкость (рис. 3.4б) и повысить быстродействие ИС.

 

а) б)

 

Рис. 3.4. Структуры МОП–транзисторов, выполненных на объемном кремнии (а)

и по технологии КНИ (б)

 

Транзисторы, изготовленные по технологии КНИ, обладают рядом важных преимуществ перед транзисторами объемных технологий с аналогичной проектной нормой. Во-первых, область стока/истока расположена прямо над скрытым окислом, поэтому изоляция скрытым окислом имеет существенно меньшую емкость, чем изоляция p-n-переходом в объемных транзисторах, что объясняется большей толщиной скрытого окисла и меньшей диэлектрической проницаемостью окисла по сравнению с кремнием. Это дает уменьшение паразитных емкостей на 30 – 50 % и соответствующее увеличение быстродействия. По той же причине, из-за уменьшения паразитной емкости, уменьшается динамическое энергопотребление (приблизительно на 30 % при той же тактовой частоте и напряжении питания).

Во-вторых, изоляция элементов ИС от подложки диэлектриком, а не p–n–переходом, значительно более надежна и позволяет существенно поднять верхний предел рабочих температур. При такой изоляции не возникает необходимости в создании изолирующих канавок или карманов между соседними элементами, что позволяет повысить плотность упаковки элементов в 1,5 – 3 раза и исключить из технологического процесса несколько литографических операций.

В-третьих, в ИС, изготовленных по технологии КНИ, отсутствуют эффекты влияния общей подложки на пороговые напряжения, как это имеет место в схемах объемной технологии. В конечном итоге это позволяет снизить пороговое напряжение до 0,3 В, не увеличивая статические токи утечки. Соответственно уменьшается напряжение питания и динамическое энергопотребление.

В-четвертых, в транзисторах, изготовленных по технологии КНИ, отсутствуют ионизационные токи в p-n-переходах при внешних импульсных ионизационных воздействиях. Поэтому такие транзисторы чрезвычайно устойчивы к воздействию импульсной радиации, что особенно важно при использовании ИС и микропроцессоров с такими транзисторами в космической и атомной технике. Однако могут возникать проблемы с толстым скрытым окислом, где может накапливаться радиационно-индуцированный заряд и появляться дополнительный канал утечек.

В качестве примера на рис. 3.5 показано увеличенное изображение сечения чипа, изготовленного по технологии КНИ. Для наглядности пространство между проводниками вытравлено. Снизу вверх располагаются кремниевая пластина, оксид-изолятор, тонкий слой кремния (SOI – кремний на изоляторе), транзисторы и один слой металлических межсоединений с опущенными до транзисторных выводов металлизированными окнами.

 

 

Рис. 3.5. Увеличенное изображение сечения чипа, изготовленного по технологии КНИ

 

При изготовлении ИС и микропроцессоров по технологии КНИ наибольшее распространение получили КНИ-подложки, в которых в качестве изолятора выступает диоксид кремния. Такие подложки могут быть получены различными способами, основные из которых: ионная имплантация, сращивание пластин, управляемый скол и эпитаксия. При использовании ионной имплантации монолитная кремниевая пластина подвергается интенсивному насыщению кислородом путем бомбардировки поверхности пластины ионами кислорода с последующим отжигом при высокой температуре, в результате чего образуется тонкий поверхностный слой кремния на слое оксида. Глубина проникновения ионов примеси зависит от уровня их энергии, а поскольку технология КНИ подразумевает достаточно большую толщину изолирующего слоя, то при производстве подложек приходится использовать сложные сильноточные ускорители ионов кислорода. Это обусловливает высокую стоимость подложек, изготовленных по этой технологии, а большая плотность дефектов в рабочих слоях является серьезным препятствием при массовом производстве полупроводниковых приборов.

При использовании технологии сращивания пластин образование поверхностного слоя производится путем прямого сращивания второй кремниевой пластины со слоем диоксида. Для этого гладкие, очищенные и активированные за счет химической или плазменной обработки пластины подвергают сжатию и отжигу, в результате чего на границе пластин происходят химические реакции, обеспечивающие их соединение. Данная технология практически идеальна для изготовления КНИ-подложек с толстым поверхностным слоем, но с его уменьшением начинает нарастать плотность дефектов в рабочем слое. Кроме того, усложняется технологический процесс и, как следствие, растет стоимость готовых изделий. В результате подложки с толщиной поверхностного слоя менее одного микрометра, которые наиболее востребованы при производстве быстродействующих схем с высокой степенью интеграции, имеют тот же набор недостатков, что и подложки, изготовленные по технологии ионной имплантации.

Технология управляемого скола объединяет в себе черты технологий ионной имплантации и сращивания пластин. В данном технологическом процессе используются две монолитные кремниевые пластины. Первая пластина подвергается термическому окислению, в результате чего на ее поверхности образуется слой диоксида, затем верхняя лицевая поверхность подвергается насыщению ионами водорода с использованием технологии ионной имплантации. За счет этого в пластине создается область скола, по границе которой пройдет отделение оставшейся массы кремния. По завершении процедуры ионного внедрения пластина переворачивается и накладывается лицевой стороной на вторую пластину, после чего происходит их сращивание. На завершающей стадии проводится отделение первой пластины, в результате которого на поверхности второй остается слой диоксида и тонкий поверхностный слой кремния. Отделенная часть первой пластины используется в новом производственном цикле. Производство КНИ-подложек по технологии управляемого скола требует большого количества операций, но в его процессе используется только стандартное оборудование. Кроме того, важным достоинством пластин, полученных по этой технологии, является низкая плотность дефектов в рабочем слое.

В случае использования эпитаксии поверхностный слой образуется за счет выращивания кремниевой пленки на поверхности диэлектрика. Активные элементы, полученные на таких подложках, демонстрируют отличные рабочие характеристики, но большое число технологических проблем, связанных с эпитаксиальным процессом, пока еще не дают возможности для массового внедрения этой технологии.

Несмотря на явные преимущества технологии КНИ перед технологией объемного кремния, некоторые фирмы не используют в своих разработках эту технологию из-за высокой стоимости подложек. Среди них корпорация Intel, которая вплоть до десятого поколения процессоров Intel Core 2, выполненных по технологическому процессу 32 нанометра, использовала обычные монолитные кремниевые пластины, а для достижения требуемых характеристик применяла другие инновации, в том числе high–k диэлектрик с металлическим затвором и напряженный кремний. По мнению специалистов Intel, структуры КНИ с толщиной пленки кремния порядка 100 нм (их называют «частично обедненный КНИ») обладают очень большими подпороговыми токами утечки в выключенном состоянии. Свободные от этого недостатка сверхтонкие (толщиной порядка 15 нм) слои кремния на изоляторе – «полностью обедненный КНИ» – чрезмерно дороги и увеличивают стоимость каждого процессора на 10 %. Поэтому при переходе в 2011 году на проектную норму 22 нм технология КНИ в Intel также не использовалась. Вместо этого впервые была применена трехмерная (3D) архитектура транзисторов, в которой канал расположен не в плоскости поверхности кремниевой пластины, а перпендикулярно ей.

FinFET транзисторы.Альтернативный подход, позволяющий уменьшить влияние паразитных емкостей и улучшить основные характеристики транзистора, был разработан сотрудниками Intel. Их решение основано на усложнении формы затвора и отхода от простой планарной геометрии. Примеры таких транзисторов с различным количеством затворов показаны на рис. 3.6. Канал в нем отделен от затвора тонким слоем диэлектрика (на рис. 3.6 он показан желтым цветом). Транзисторы с такой структурой получили название FinFET – полевой транзистор с затвором в форме плавника (fin – рыбий плавник). За счет утончения канала и размещения его вертикально количество затворов может быть более одного для увеличения общей площади между затвором и каналами. Такой транзистор называется многозатворным (multigate FET, MuGFET), хотя в принципе каждый его канал может управляться общим затвором. В результате к нему можно прикладывать меньшее напряжение, чтобы переключить транзистор. Скорость переключения будет выше, а утечки тока уменьшатся, поскольку теперь они могут протекать лишь через узкую нижнюю грань канала.

а) б)

 

Рис. 3.6. Структура FinFET транзистора с одним (а) и тремя (б) затворами

 

Главный недостаток подобных структур – усложнение технологии производства. Планарная технология совершила в свое время революцию, сделав изделия микроэлектроники доступными именно вследствие своей простоты и относительной дешевизны в массовом производстве. Технология изготовления FinFET транзисторов существенно сложнее, но она вполне совместимы с уже существующей планарной технологией. В настоящее время в Intel уже реализованы FinFET транзисторы с технологической нормой 32, 22 и 14 нм. Samsung анонсировал производство 10-нанометровых чипов на основе FinFET транзисторов в 2016 году. На рис. 3.7 представлено увеличенное изображение FinFET транзисторов, изготовленных по 22-нанометровой технологии.

 

 

Рис. 3.7. Изображение FinFET транзисторов, изготовленных по 22-нанометровой технологии

 

Особенностью таких структур является высокое электростатическое качество и высокая степень управляемости зарядом в канале. Идеальным в этом смысле является транзистор с круговым затвором, он же является наиболее сложным с точки зрения технологии изготовления. FinFET транзисторы с тройным П-образным затвором) вполне совместимы с уже существующей технологией изготовления и уже реализованы в 32-, 22- и 14-нанометровой технологии Intel.

Транзистор с горизонтальным двойным затвором (DG), «охватывающем» канал сверху и снизу, является самым перспективным в смысле компромисса между электростатическим качеством, а также степенью интеграции и сложностью изготовления. В нем может реализовываться не только режим работы с двумя каналами, но и режим объемной инверсии. У него больше ток, носители, текущие в середине пленки, испытывают меньшее рассеяние. Подпороговый размах, характеризующий возможность быстрого переключения транзистора, а также определяющий его динамическое энергопотребление, близок к 60 мВ/декаду. Это довольно малое значение, говорящее о хороших показателях транзистора. Улучшены подвижность и радиационная стойкость, а низкочастотный шум, напротив, уменьшен.

Численное моделирование, учитывающее квантоворазмерные эффекты, туннелирование зона-зона и прямое туннелирование исток-сток, дает приемлемые характеристики даже для DG транзисторов с длиной канала 2 – 8 нм. При этом рекомендуемое отношение толщины пленки к длине канала для двухзатворных DG транзисторов составляет 1/2, в противоположность однозатворным SG транзисторам, для которых это отношение равно 1/4. DG транзистор реализуется на основе традиционной планарной технологии, однако существуют значительные трудности с совмещением верхнего и нижнего затворов.

В целом преимуществами многозатворных FinFET транзисторов являются: малый статический ток утечки и динамическое потребление; высокое отношение токов в открытом и закрытом состояниях; совместимость с существующими технологиями изготовления; потенциально очень высокая степень интеграции (менее 10 нм).

Проблемы и ограничения микроэлектроники.Современный этап развития микроэлектроники характеризуется неуклонным уменьшением технологических норм. По мнению многих специалистов само понятие технологических норм стало довольно размытым и в основном используется маркетологами. Тем не менее, очевидно, что характерные размеры транзисторов в ИС и микропроцессорах достигли величин порядка 10 нм, что вызывает ряд серьезных проблем. Уменьшение длины канала транзистора и толщины позатворного слоя диэлектрика в нем приводят к росту токов утечки и выделению большой мощности рассеивания в кристалле. Уменьшение линейных размеров элементов ИС и микропроцессоров увеличивают степень интеграции, что приводит к росту энергопотребления, а также увеличению общей длины линий металлизации. В результате могут возникнуть временные задержки распространения сигнала и сбои в работе ИС и микропроцессора, а также повышается вероятность разрыва проводников вследствие явления электромиграции.

Основными физическими проблемами микроминиатюризации ИС и микропроцессоров являются туннелирование носителей тока через подзатворный диэлектрик транзистора, инжекция горячих (высокоэнергетичных) носителей в окисел, прокол между истоком и стоком, утечки в подпороговой области, уменьшение подвижности носителей в канале, увеличение последовательного сопротивления между истоком и стоком, обеспечение необходимого запаса между пороговым напряжением и напряжением питания. Фундаментальные физические ограничения на уменьшение размеров сводятся к существованию минимального рабочего напряжения, статистической неопределенности параметров малых элементов, теплофизическим характеристикам ИС, возникновению эффектов туннелирования носителей тока и электромиграции в токопроводящих шинах. Рассмотрим эти вопросы подробнее.

Оценим минимально допустимое напряжение питания полупроводниковой ИС. Будем считать, что энергия E, которую носители заряда должны приобрести, чтобы переключить цепь в ИС (например, открыть транзистор) под действием управляющего напряжения U равна Е = eU. Предположим, что управляющее напряжение примерно равно напряжению питания транзистора. Поскольку носители заряда находятся в непрерывном тепловом движении, то вероятность W, что носитель приобретет энергию Е, определяется распределением Гиббса:

Пусть ИС содержит 10⁶ элементов и каждый из них может переключаться в новые состояния 10⁹ раз в секунду. Потребуем, чтобы в течение 10³ с в среднем только в одном элементе при одном переключении мог произойти сбой. Вероятность этого события равна:

Отсюда вытекает примерное требование к напряжению питания:

U= 40 k·T/e.

При температуре T = 300 K величина k·T = 0.026 эВ. Следовательно, минимальное напряжение питания составляет примерно 1 В. При криогенных температурах оно может быть понижено. Например, при T= 78 K минимальное напряжение питания U = 250 мВ.

Оценим минимальную толщину подзатворного слоя диэлектрика. Если диэлектрик без дефектов, то напряженность поля пробоя составляет примерно 10⁸ В/м. Тогда средняя толщина диэлектрика, устойчивого к пробою при U = 1 В составляет 10 нм. При таких толщинах начинают проявлять себя процессы туннелирования носителей из затвора через слой диэлектрика в канал. Замена диоксида кремния на другие диэлектрики с высокой диэлектрической проницаемостью сделали эту проблему не актуальной.

Фундаментальной проблемой при увеличении степени интеграции ИС является проблема тепловыделения. Переключение цифровых элементов сопровождается процессами заряда и разряда эффективных конденсаторов емкостью С, т. е. протеканием тока по RC-цепям с выделением на активных сопротивлениях R рассеиваемой мощности. При рабочей тактовой частое f тепловую мощность Р динамического энергопотребления (выделяемую только при переключении), рассеиваемую на единице площади кристалла ИС, можно оценить с помощью выражения:

где α – активность элементов схемы (0 < α <1), представляющая собой среднюю долю элементов, перезаряжаемых за один такт; N_G – плотность интеграции, т. е. количество затворов транзисторов на 1 см² чипа; U – напряжение питания.

Расчеты рассеиваемой тепловой мощности, подтвержденные экспериментально, показывают, что на поверхности Intel Pentium 4 выделяется 30 Вт с каждого квадратного сантиметра. Для примера сковородка (1 кВт, площадь 1 дм²) имеет аналогичный показатель 10 Вт/см². Согласно прогнозам в 2016 году поток тепла с поверхности микросхемы составит 93 Вт/см². Оценки показывают, что максимально возможный отвод тепла соответствует нескольким сотням Вт/см² (при водяном охлаждении). Это может создать серьезные проблемы уже в ближайшем будущем. Очевидными путями решения проблемы является снижение полной емкости, что в конечном итоге достигается за счет уменьшения размеров элемента, и снижение напряжения питания.

Оценим максимальное быстродействие ИС. Максимальная тактовая частота и быстродействие определяется минимальной временной задержкой функционирования одного транзистора. Минимальная внутренняя задержка транзистора в значительной степени определяется временем пролета носителей через канал длиной L. При малых электрических полях в канале время пролета определяется дрейфовой скоростью носителей V_d = μ∙E (μ – подвижность носителей заряда, Е – напряженность поля). Современные транзисторы в цифровых схемах работают в режиме насыщения дрейфовой скорости, когда скорость носителей оказывается порядка тепловой скорости, равной в кремнии примерно 10⁷ см/с при Т = 300 К. Максимальная скорость носителей достигается при напряженности электрического поля в канале на уровне 2 В/мкм. Зная длину канала L, можно оценить и время пролета. Например, при L = 90 нм время пролета получается около 1 пс.

В действительности эти оценки слишком занижены. За это время пролета можно перезарядить только заряд, находящийся непосредственно в канале под затвором. Необходимо же учитывать процессы перезарядки полной емкости транзистора, которая складывается из емкости затвора и паразитной емкости, включающей в себя емкости p-n-переходов истока-стока и емкости межсоединений. Если учитывать и паразитную емкость, то оценки времени пролета дают величину примерно в 30 раз больше, а максимальная частота для канала длиной 90 нм получается равной примерно 90 ГГц.

Проблема межсоединений в настоящее время, а особенно в перспективе, является одной из самых острых. В современных схемах общая длина линий металлизации составляет 5 – 7 км на кристалл (менее 1мм на один транзистор). Для обеспечения коммутации всех элементов необходимо от 5 до 8 уровней металлизации (бывает и 10). Типичная площадь сечения межсоединений около 1 мкм² и меньше. Типичная плотность тока в проводе ~ 10⁵ А/см². Межсоединения вводят паразитные сопротивления и емкости. Их роль возрастает при миниатюризации активных областей. Поэтому временные задержки распространения сигнала в современных схемах определяются не столько активными транзисторами, сколько линиями межсоединений. Например, для 22-нанометровой технологии значения временных задержек в транзисторе составляют 0,1 пс, а на 1 мм линии межсоединения ~ 30 пс.

Скорость распространения электрического сигнала в проводнике, расположенном на изоляторе с проницаемостью ε, замедляется за счет перезарядки распределенной емкости и оказывается заметно меньше скорости света в вакууме:

Для увеличения скорости передачи сигнала по межсоединению необходимо уменьшать удельное сопротивление проводника и значение диэлектрической проницаемости изолирующих слоев. Именно по этой причине, а также по причине более высокой теплопроводности на смену алюминию в качестве основного материала для межсоединений приходит медь. Что касается материалов для изолирующих слоев, то в настоящее время они имеют проницаемость от 3,5 до 2,6. В ближайшей перспективе ожидается снижение этой величины до уровня около 2. Для этого используются различные полимеры (органические и неорганические) и модифицированные окислы.

Ограничение на плотность тока в проводниках накладывает явление электромиграции, определяющее во многом надежность ИС. Плотность тока в алюминиевом проводнике при комнатной температуре не должна превышать 10⁵ А/см². Использование многослойных и многокомпонентных материалов для создания металлизации позволяет повысить предельную плотность тока до 3 – 5 ·10⁵ А/см², а