Тактируемая схема умножения

Реализация комбинационного умножителя чисел А и В, описанная в разд. 4.6, требует больших аппаратных затрат, связанных с наличием в схеме группы сумматоров. Более компактную схему можно построить на основе одного накапливающего сумматора. Фактически как комбинационный, так и тактируемый умножители реализуют обычную процедуру умножения "в

столбик". Рассмотрим числовой пример умножения, приведенный в разд. 4.6.

В данном примере символами отмечены промежуточные суммы, вычисляемые в процессе умножения. Значением является число А, поскольку перед началом умножения промежуточная сумма равнялась нулю. Каждая последующая сумма получается путем сложения предыдущей с числом А, сдвинутым на 1 разряд влево. Это утверждение можно представить в иной форме: каждая последующая сумма получается путем сложения числа А с промежуточной суммой s, сдвинутой на один

разряд вправо. Примем последнюю формулировку и поясним на ее основе работу схемы умножителя.

Схема умножителя дана на рис.1.8. Схема содержит: сумматор с разрядами S1-S4; регистр множимого А; сдвиговый регистр множителя B; группу логических элементов 2ИЛИ-НЕ; инвертор на выходе регистра В;

регистр произведения R. Регистр произведения R состоит из сдвиговой (R1-R4) и приемной (R5-R8) секции.

Работа схемы организована в соответствии с числовым примером, приведенном в разделе 1.6.

По фронту каждого синхроимпульса С происходит сдвиг вправо в регистре В. Если значение очередногомладшего разряда на правом конце регистра В=1, операнд А проходит на вход сумматора, а при В=0 на вход сумматора поступает 0. Также по фронту С регистр R принимает от сумматора очередное значение суммы, образованной предшествующей суммой, сдвинутой на разряд вправо, и значением А (или нулем, если В=0).Сдвиг суммы вправо при суммировании равносилен сдвигу операнда А влево, как это было в числовом примере. Младший бит очередной суммы в операции формирования последующей суммы не участвует (см. пример). В схеме это отражается тем, что этот бит поступает не на сумматор, а в сдвиговую секцию регистра R.

Количество тактов, необходимое для формирования произведения, на единицу меньше разрядности множителя В. Длительность периода синхроимпульсов С равна практически времени операции суммирования.

Оценка объема схемы показывает, что для 4 разрядного умножителя потребуется 300 комплементарных пар транзисторов, а для 32 разрядной схемы их количество составит 2400. Сопоставляя приведенные значения с объемом комбинационного умножителя, видим, что при низкой разрядности

объемы схем сопоставимы, в то время как при разрядности 32 объем тактируемой схемы на порядок меньше.