Деление методом вычитания

В этом методе из делимого производят многократное вычитание делителя и счетчиком подсчитывают количество вычитаний. В зависимости от типа счетчика используемого счетчика результат (частное) может быть получен как в двоичной, так и в двоично-десятичной форме. Наибольшую ценность этому методу придает возможность получения двоично-десятичного частного удобного для организации вывода на дисплей. Ниже рассматривается схема с двоично-десятичными счетчиками.

Схема деления вычитанием приведена на рис.1.12. Делимое А размещается в приемном регистре RegA, делитель В в регистре RegB, а частное накапливается в декадных счетчиках DCNT. Схема состоит из двух частей: схемы вычитания (рис.1.12а) и блока счетчиков со схемой управления (рис.1.12б). Обе схемы работают под управлением синхросигнала

С и связаны всего лишь одним сигналом Зн, который генерируется вычитателем SM и принимается Т- триггером схемы рис.1.12б.

В исходном состоянии, когда операнды загружены, на выходе вычитателя присутствует их разность и знак разности Зн. Если разность положительна (Зн=0), то значение разности присутствует также и на выходе мультиплексора MX (мультиплексор выбирает канал n) По фронту синхроимпульса С эта разность принимается регистром RegA и сохраняется там до прихода переднего фронта следующего импульса С. Таким образом, содержимое RegA c каждым тактом С уменьшается. Счетчики при этом считают целочисленную часть частного.

Когда содержимое RegA становится меньше В, в вычитателе SM возникает сигнал Зн=1, по которому мультиплексор выбирает канал m. По этому каналу на вход m мультиплексора всегда подается содержимое RegA, умноженное на (10)₁₀. По фронту импульса С это значение передается в RegA. С этого момента счетчики считают десятые доли частного. При следующем появлении сигнала Зн=1 начинается счет сотых долей и т.д.

Отметим, что операнд А может быть меньше В изначально. Тогда по фронту каждого сигнала С будет происходить умножение содержимого RegA на (10)₁₀, до тех пор, пока неравенство не исчезнет

Рассмотрим работу схемы управления счетчиками. В исходном состоянии 2-х разрядный счетчик "обнулен" и дешифратор DC держит высокий потенциал на первой (верхней) линии. Начинающие поступать синхроимпульсы С, дважды инвертируясь на элементах 2ИЛИ-НЕ, накапливаются в счетчике DCNT, считающем целую часть частного. Эти "рабочие" импульсы обозначены С_Р.

При появлении сигнала Зн=1 очередной синхроимпульс С не попадет на линию _Р, а проходит на линию "замены счетчика", обозначенную _ЗС. Следовательно, этот импульс счетчиками DCNT не учитывается. Это согласуется с действиями вычитателя, который по этому же импульсу С производит умножение разности на (10)₁₀ .

После смены счетчика (и умножения разности) начинается счет десятых долей частного до появления следующего сигнала Зн=1, после которого будет формироваться декада сотых долей и т.д.

Содержащийся в схеме блок умножения на (10)₁₀ представляет собой обычный сумматор, в котором суммируется содержимое RegA c тем же числом, но сдвинутым на два разряда влево. Произведение вычисляется на каждом такте, но используется только при сигнале Зн=1.